[实用新型]一种再布线多芯片QFN封装器件

说明书

技术领域

本实用新型涉及QFN封装器件制造技术领域，尤其涉及到具有高I/O密度、多芯片的QFN封装器件。

背景技术

随着电子产品如手机、笔记本电脑等朝着小型化，便携式，超薄化，多媒体化以及满足大众化所需要的低成本方向发展，高密度、高性能、高可靠性和低成本的封装形式及其组装技术得到了快速的发展。与价格昂贵的BGA等封装形式相比，近年来快速发展的新型封装技术，即四边扁平无引脚QFN（Quad Flat Non—lead Package）封装，由于具有良好的热性能和电性能、尺寸小、成本低以及高生产率等众多优点，引发了微电子封装技术领域的一场新的革命。

由于IC集成度的提高和功能的不断增强，IC的I/O数随之增加，相应的封装器件的I/O引脚数也相应增加，但是传统的QFN封装件器件的引脚围绕芯片载体周边呈单圈排列，限制了I/O数量的提高，满足不了高密度、具有更多I/O数的IC的需要，因此出现了呈多圈引脚排列的QFN封装器件，其中引脚围绕芯片载体呈多圈排列，显著提高了封装器件的I/O引脚数。

图1A和图1B分别为具有多圈引脚排列的QFN封装器件的背面示意图和沿I-í剖面的剖面示意图。该多圈引脚排列的QFN封装结构包括芯片载体11，围绕芯片载体11呈三圈排列的引脚12，塑封材料13，粘贴材料14，IC芯片15，金属导线16。IC芯片15通过粘贴材料14固定在芯片载体12上，IC芯片15与四周排列的引脚12通过金属导线16实现电气连接，塑封材料13对IC芯片15、金属导线16、芯片载体11和引脚12进行包封以达到保护和支撑的作用，引脚12裸露在塑封材料13的底面，通过焊料焊接在PCB等电路板上以实现与外界的电气连接。底面裸露的芯片载体11通过焊料焊接在PCB等电路板上，具有直接散热通道，可以有效释放IC芯片15产生的热量。

与传统的单圈引脚排列的QFN封装器件相比，多圈引脚排列的QFN封装器件具有更高的引脚数量，满足了IC集成度越来越高的要求。然而，为了提高QFN封装器件的I/O数量，需要更多的区域放置多个引脚，因此需要增大QFN封装器件的尺寸，这与封装器件小型化的要求是相悖的，而且随着封装尺寸增大，芯片与引脚之间的距离会增加，导致金属导线，如金（Au）线的使用量增加，增加了制造成本，过长的金属导线在注塑工艺过程中极易引起金属导线的塌陷、冲线以及交线等问题，影响了封装器件的良率和可靠性的提升。因此，为了突破现有的多圈引脚排列QFN封装器件的尺寸过大的瓶颈、解决上述良率和可靠性问题和降低制造成本，急需研发一种小尺寸、高可靠性、低成本、高I/O密度的QFN封装器件及其制造方法。

实用新型内容

本实用新型提供了一种再布线多芯片QFN封装器件，以达到突破传统QFN封装的低I/O数量、高封装成本的瓶颈和提高封装体的可靠性的目的。

为了实现上述目的，本实用新型采用下述技术方案：

本实用新型提出一种再布线多芯片QFN封装器件，包括以下三种方案之一：

方案一：

芯片载体配置于封装器件的中央部位，多个引脚配置于芯片载体四周，围绕芯片载体呈多圈排列，绝缘填充材料配置于芯片载体与引脚之间，以及引脚与引脚之间，母IC芯片通过粘贴材料配置于芯片载体上，子IC芯片通过粘贴材料配置于母IC芯片的上方，第一金属材料层围绕母IC芯片排列，引脚通过再布线层实现与第一金属材料层的连接，母IC芯片通过金属导线连接至第一金属材料层，子IC芯片通过金属导线连接至第一金属材料层，第二金属材料层配置于芯片载体和引脚的下表面，塑封材料包覆密封上述母IC芯片、子IC芯片、粘贴材料、金属导线、第一金属材料层、再布线层和芯片载体，仅仅暴露出配置于芯片载体和引脚下表面的第二金属材料层。

方案二：

芯片载体配置于封装器件的中央部位，多个引脚配置于芯片载体四周，围绕芯片载体呈多圈排列，绝缘填充材料配置于芯片载体与引脚之间，以及引脚与引脚之间，母IC芯片通过粘贴材料配置于芯片载体上，隔片材料配置于母IC芯片的上方，子IC芯片配置于隔片材料的上方，第一金属材料层围绕母IC芯片排列，引脚通过再布线层实现与第一金属材料层的连接，母IC芯片通过金属导线连接至第一金属材料层，子IC芯片通过金属导线连接至第一金属材料层，第二金属材料层配置于芯片载体和引脚的下表面，塑封材料包覆密封上述母IC芯片、子IC芯片、隔片材料、粘贴材料、金属导线、第一金属材料层、再布线层和芯片载体，仅仅暴露出配置于芯片载体和引脚下表面的第二金属材料层。

方案三：