[实用新型]一种使用单端口存储单元的两端口静态随机存储器

权利要求书

1.一种使用单端口存储单元的两端口静态随机存储器，其特征在于，包括写驱动器、写位线选择器、写列译码器、写控制电路、写自定时模块、灵敏放大器、读位线选择器与位线预充、读列译码器、读控制电路、读自定时模块，行译码器和存储单元阵列；

写位线选择器阵列包括多个，每个写位线选择器通过一对位线连接对应的一列存储单元；读位线选择器与位线预充阵列包括多个，每个读位线选择器与位线预充通过一对位线连接对应的一列存储单元；写驱动器通过写位线选择器阵列连接存储单元阵列，灵敏放大器通过读位线选择器与位线预充阵列连接存储单元阵列；

行译码器通过多条字线连接写复制单元、读复制单元和对应行的存储单元，行译码器还连接读控制电路和写控制电路；

读控制电路连接读位线选择器与位线预充阵列中每一个位线预充、读复制电路、写复制电路、灵敏放大器，行译码器和读列译码器；

写控制电路连接写复制电路、写列译码器，读复制电路和行译码器；

读列译码器通过多条读译码线连接对应列的读位线选择器；

写列译码器通过多条写译码线连接对应列的写位线选择器；

所述写复制电路连接写复制单元，读复制电路连接读复制单元。

2.根据权利要求1所述的一种使用单端口存储单元的两端口静态随机存储器，其特征在于，所述存储单元为6管存储单元。

3.根据权利要求1所述的一种使用单端口存储单元的两端口静态随机存储器，其特征在于，读控制电路用于：为静态随机存储器产生内部时钟信号CLK_INT，为行译码器产生读字线使能信号RWL_EN，为读列译码器产生读位线选择使能信号MUX_RD_N_EN，为读位线选择器与位线预冲产生位线预充电信号PRE_N，为灵敏放大器产生使能信号SAE，为读自定时模块产生读复制字线RD_DWL；所述读自定时模块包括读复制单元和读复制电路。

4.根据权利要求1所述的一种使用单端口存储单元的两端口静态随机存储器，其特征在于，写控制电路用于：为行译码器产生写/读译码使能信号WE/REN和写字线使能信号WWL_EN，为写列译码器产生写位线选择使能信号MUX_WR_EN，为写自定时模块产生写复制字线信号WR_DWL；所述写自定时电路包括写复制电路和写复制单元。