[实用新型]低噪声放大器的封装结构

说明书

技术领域

本实用新型涉及一种低噪声放大器的封装结构，尤指一种利用电路板配合芯片设置电容或电感的低噪声放大器的封装结构。

背景技术

现有的低噪声放大器通常需在芯片中设置低压降稳压器、输出电感、输出电容、NMOS晶体管及退耦电感等等元件，造成芯片所需的面积较大，其制作成本也较高。而且，由于芯片材质的限制，其品质因数较低，导致信号在芯片中传递时具有较高的损耗，对芯片的效能造成影响。

实用新型内容

本实用新型的目的在于提供一种低噪声放大器的封装结构，可利用电路板上的空间进行电容或电感的匹配，减少芯片所需的面积、降低芯片的生产成本。

为达成上述目的，本实用新型提供一种低噪声放大器的封装结构，包含有：一芯片，该芯片中设有一第一电感、二N型金氧半晶体管（N型金属氧化物半导体晶体管）及一第二电感，并设有多个接点；一电路板，布设有多个接点及一线电感；及多个连接线，分别连接芯片的接点与对应的电路板接点；该线电感连接芯片的第二电感，形成一退耦电感。

其中，该电路板为一单层电路板。

其中，该封装结构为一小型封装结构，该电路板具有较小的面积，其尺寸为1.0mm×0.6mm至1.2mm×0.8mm。

其中，该电路板的多个接点中包含有一输出接点，连接该芯片的一输出接点，该电路板的输出接点连接一延伸区，形成一匹配电容。

其中，该封装结构为一大型封装结构，该电路板具有较大的面积，其尺寸为1.4mm×0.9mm至1.6mm×1.1mm。

其中，该电路板的多个接点中包含有一输出接点，连接该芯片的一输出接点，该电路板的输出接点连接一匹配线电感的一端。

其中，该匹配线电感的另一端以一连接线连接该芯片的输出接点。

其中，该电路板具有较高的品质因数。

其中，该芯片中设有一电源模块。

其中，该电源模块可选择为一低压降稳压器、一电阻及其组合的其中之一。

本实用新型提供一种低噪声放大器的封装结构，尤指一种利用电路板配合芯片设置电容或电感的低噪声放大器的封装结构，其主要于电路板上设置一线电感，可连接芯片的电感而形成一退耦电感，其可利用电路板上的空间进行电容或电感的匹配。

利用本实用新型低噪声放大器的封装结构，可于电路板上布设电容或电感，配合芯片的设置而形成退耦电感、匹配电容或匹配电感等，可减少芯片所需的面积、降低芯片的生产成本，并可依需求而选择大型封装或小型封装而无需改变芯片的设计。

以下结合附图和具体实施例对本实用新型进行详细描述，但不作为对本实用新型的限定。

附图说明

图1为本实用新型低噪声放大器的封装结构一实施例的示意图。

图2为本实用新型低噪声放大器一实施例的电路图。

图3为本实用新型低噪声放大器的封装结构另一实施例的示意图。

图4为本实用新型低噪声放大器的封装结构又一实施例的示意图。

其中，附图标记：

10：低噪声放大器封装结构    12：芯片

121：第一电感               123：第二电感

125：接点                   127：输出接点

14：电路板                  141：接点

143：线电感                 145：输出接点

16：连接线                  161：连接线

20：低噪声放大器            21：电阻

22：低压降稳压器            221：误差放大器

223：反相输入端              225：非反相输入端

227：PMOS晶体管              23：电容

24：第一电感                 25：第一NMOS晶体管

26：第二NMOS晶体管           261：信号输入端

27：退耦电感                 29：信号输出端

30：低噪声放大器封装结构     34：电路板

341：接点                    343：线电感

345：输出接点                38：延伸区

40：低噪声放大器封装结构     44：电路板

441：接点                    443：线电感