[发明专利]三维集成电路及其测试方法

权利要求书

1.一种芯片，是层叠而构成三维集成电路的多个芯片中的1片，其特征在于，具备：

一对连接部，电连接在上述多个芯片中相邻的芯片上；

测试信号生成电路，向上述一对连接部的一个送出测试信号；以及

测试结果判断电路，从上述一对连接部的另一个接收信号，基于上述信号的状态检测上述信号的传送路径的导通状态。

2.如权利要求1所述的芯片，其特征在于，

还具备选择上述一对连接部的一个而向上述测试信号生成电路连接、将另一个向上述测试结果判断电路连接的开关电路。

3.如权利要求1所述的芯片，其特征在于，

还具备多个连接部，在上述多个连接部中，相邻的两个连接部构成为上述一对连接部。

4.一种三维集成电路，层叠有多个芯片，其特征在于，

上述多个芯片分别具备：

一对连接部，电连接在上述多个芯片中相邻的芯片上；

测试信号生成电路，向上述一对连接部的一个送出测试信号；以及

测试结果判断电路，从上述一对连接部的另一个接收信号，基于上述信号的状态检测上述信号的传送路径的导通状态。

5.如权利要求4所述的三维集成电路，其特征在于，

在上述多个芯片中的相邻的两片芯片之间，在各芯片的法线方向上相邻的连接部相互电连接。

6.一种三维集成电路的测试方法，是将第1芯片重叠在第2芯片上而构成的三维集成电路的测试方法，其特征在于，具有：

将形成在上述第1芯片上的第1连接部与第2连接部之间用导电体连接、形成上述第1连接部与上述第2连接部的串联连接的步骤；

从形成在上述第1芯片上的第1测试信号生成电路向上述串联连接的一端送出第1测试信号，通过形成在上述第1芯片上的第1测试结果判断电路从上述串联连接的另一端接收上述第1测试信号，基于上述第1测试信号的状态检测上述串联连接的导通状态的步骤；

从上述串联连接将上述导电体拆下，将上述第1芯片重叠到上述第2芯片上，用上述第1连接部和上述第2连接部分别将上述第1芯片电连接到上述第2芯片上的步骤；

从上述第1测试信号生成电路向上述第1连接部送出第2测试信号，通过形成在上述第2芯片上的第2测试结果判断电路从上述第1连接部接收上述第2测试信号，基于上述第2测试信号的状态检测上述第1连接部与上述第2芯片之间的导通状态的步骤；以及

从形成在上述第2芯片上的第2测试信号生成电路向上述第2连接部送出第3测试信号，由上述第1测试结果判断电路从上述第2连接部接收上述第3测试信号，基于上述第3测试信号的状态检测上述第2连接部与上述第2芯片之间的导通状态的步骤。

7.如权利要求6所述的三维集成电路的测试方法，其特征在于，

上述导电体是形成在测试辅助基板上的电极，在形成上述串联连接时，通过将上述第1芯片重叠到上述测试辅助基板上，用上述电极将上述第1连接部连接到上述第2连接部上。

8.如权利要求6所述的三维集成电路的测试方法，其特征在于，

在形成上述串联连接时，用形成在上述第1芯片上的第1开关电路，将上述串联连接的一端连接到上述第1测试信号生成电路上，并将上述串联连接的另一端连接到上述第1测试结果判断电路上；

在将上述第1芯片重叠到上述第2芯片上时，用上述第1开关电路将上述第1连接部连接到上述第1测试信号生成电路上，并将上述第2连接部连接到上述第1测试结果判断电路上；

用形成在上述第2芯片上的第2开关电路，将上述第1连接部连接到上述第2测试结果判断电路上，并将上述第2连接部连接到上述第2测试信号生成电路上。

9.一种三维集成电路的制造方法，是将第1芯片重叠到第2芯片上而制造三维集成电路的方法，其特征在于，具有：

在上述第1芯片上形成核心电路、第1测试信号生成电路、第1测试结果判断电路、第1连接部及第2连接部，在上述第2芯片上形成核心电路、第2测试信号生成电路及第2测试结果判断电路的步骤；

将上述第1连接部与上述第2连接部之间用导电体连接而形成串联连接，从上述第1测试信号生成电路向上述串联连接的一端送出第1测试信号，通过上述第1测试结果判断电路从上述串联连接的另一端接收上述第1测试信号，基于上述第1测试信号的状态检测上述串联连接的导通状态的步骤；

将上述第1芯片重叠到上述第2芯片上，用上述第1连接部和上述第2连接部分别将上述第1芯片电连接到上述第2芯片上的步骤；

从上述第2测试信号生成电路向上述第1连接部送出第2测试信号，通过上述第1测试结果判断电路从上述第1连接部接收上述第2测试信号，基于上述第2测试信号的状态检测上述第1连接部与上述第2芯片之间的导通状态的步骤；以及

从上述第1测试信号生成电路向上述第2连接部送出第3测试信号，通过上述第2测试结果判断电路从上述第2连接部接收上述第3测试信号，基于上述第3测试信号的状态检测上述第2连接部与上述第2芯片之间的导通状态的步骤。