[发明专利]具有多个浮栅的沟槽型MOS势垒肖特基(TMBS)

权利要求书

1.一种半导体整流器，包括：

半导体衬底，所述半导体衬底具有第一导电类型；

形成于所述衬底上的外延层，所述外延层具有所述第一导电类型并且相较于所述衬底而被较轻地掺杂；

形成于所述外延层中的多个浮栅；

金属层，所述金属层被布置在所述外延层之上以在之间形成肖特基接触；以及

形成在所述金属层之上的第一电极以及形成在所述衬底的背面上的第二电极。

2.根据权利要求1所述的半导体整流器，其中，

所述多个浮栅被布置在形成于所述外延层中的至少一个沟槽中。

3.根据权利要求2所述的半导体整流器，进一步包括绝缘层，该绝缘层衬垫在所述沟槽的底部和侧壁。

4.根据权利要求1所述的半导体整流器，进一步包括布置在所述沟槽中的多个介电层，其中，

所述多个浮栅包括多个导电层，每个导电层插入在相邻介电层之间。

5.根据权利要求4所述的半导体整流器，其中，

所述多个导电层是多个Al层。

6.根据权利要求4所述的半导体整流器，其中，

所述多个导电层是多个掺杂多晶硅层。

7.根据权利要求1所述的半导体整流器，其中，

所述金属层是镍，并且所述外延层包含硅，以使得在所述镍和外延层之间的界面处形成硅化物层。

8.一种制备整流器的方法，包括：

提供第一导电类型的半导体基体；

在所述半导体基体的表面中刻蚀多个沟槽，以使得在相邻沟槽之间保留有台面，每个所述沟槽具有侧壁和底部；

在每个所述沟槽中形成多个浮栅；以及

在所述台面的表面上形成金属层，以使得在该表面上形成肖特基接触。

9.根据权利要求8所述的方法，其中，

所述半导体基体包括半导体衬底以及外延层，所述半导体衬底具有第一导电类型，所述外延层形成在所述衬底上，所述外延层具有所述第一导电类型并且相较于所述衬底而被较轻地掺杂。

10.根据权利要求8所述的方法，其中，

在每个所述沟槽中形成多个浮栅包括：在每个所述沟槽中形成介电材料和导电材料的多个交替层。

11.根据权利要求10所述的方法，其中，

形成所述多个交替层中的每个交替层包括：沉积以及回蚀所述介电材料或所述导电材料。

12.根据权利要求10所述的方法，其中，

所述导电材料是Al。

13.根据权利要求10所述的方法，其中，

所述导电材料是掺杂多晶硅。

14.根据权利要求8所述的方法，其中，

所述金属层是镍，并且所述外延层包括硅，以使得在所述镍和外延层之间的界面处形成硅化物层。