[发明专利]具有多个浮栅的沟槽型MOS势垒肖特基(TMBS)

说明书

技术领域

本发明总体上涉及一种半导体器件，并且更具体地讲涉及一种用于沟槽型MOS器件的栅结构。

背景技术

通常地，肖特基二极管包括典型地由单晶硅制成的重掺杂半导体衬底。第二层覆盖该衬底。称为漂移区的该第二层是对与该衬底具有相同导电类型的载流子的材料进行了较少的重掺杂的层。金属层或金属硅化物层与该轻掺杂漂移区形成肖特基接触并形成该二极管阳极。

当形成诸如肖特基二极管的单极组件时会出现两个相对的限制。特别地，当具有高击穿电压时，所述组件应当展现出最低可能的导通态电阻(Ron)。将该导通态电阻最小化强加了将该较少掺杂层的厚度最小化并将该层的掺杂最大化。相反地，为了获得高反转击穿电压，必须将该较少掺杂层的掺杂最小化并必须将其厚度最大化，同时避免产生等位面被强烈弯曲的区域。

已经提供了各种解决方案以调解这些相对的限制，这已经导致了沟槽型MOS电容肖特基二极管结构的发展，该二极管结构被称为沟槽型MOS势垒肖特基(TMBS)二极管。在这样的结构的实例中，例如重掺杂N-型多晶硅区的导电区形成在与下面的衬底相比较少重N型掺杂的厚漂移区的上层部分中。绝缘层将该导电区与该厚层隔绝。阳极层覆盖整个结构，接触被隔绝的导电区的上表面并形成与该轻掺杂漂移区的肖特基接触。

当反向偏置时，该隔绝的导电区引起了进入该漂移区的横向耗尽，这变更了在该层中的等位面的分布。这使得能够增加该漂移区杂质，并因此在对反向击穿电压无不利影响的情况下降低导通态电阻。

图1是常规TMBS肖特基二极管或整流器的简化局部视图。该二极管是由在其上形成了轻掺杂N型外延层2的重掺杂N型硅晶片1形成的。在该外延层中形成开口，该开口可以是例如沟槽形状。导电区3形成在该开口中，其由例如掺杂多晶硅形成。将绝缘层4插入在每个导电区与对应开口(例如，沟槽)的壁之间。绝缘层4可由例如热氧化形成并且该开口可通过保形沉积用多晶硅填充，随后是平坦化步骤。之后，沉积能够在该单晶硅区上形成硅化物5并在多晶硅填充区上形成硅化物6的金属，例如镍。一旦已经形成该硅化物，就通过选择性刻蚀将未与硅反应的金属移除。此后，在上表面侧形成阳极金属沉积物7并在下表面侧形成阴极金属沉积物8。

使用沟槽结构代替平面结构引起了大约20V的额外阻断能力(对于大约2微米宽的沟槽)。此增大是由从外延层表面至沟槽底部的峰值电场的再分配以及硅中电场的再分布产生的。此额外阻断能力的重要性对于较高阻断电压来说有所降低。例如，20V对于阻断电压为80V的器件代表了25％的增长但对于180V的器件仅代表了11％的增长。

发明内容

根据本发明，提供了一种半导体整流器，该半导体整流器包括具有第一导电类型的半导体衬底。在该衬底上形成外延层。该外延层具有第一导电类型并相较于该衬底进行较轻的掺杂。在该外延层中形成多个浮栅并在该外延层之上布置金属层以在其间形成肖特基接触。在该金属层之上形成第一电极并且在该衬底的背面上形成第二电极。

根据本发明的另一方面，提供了一种制备整流器的方法。该方法包括提供第一导电类型的半导体基体，并在该半导体基体表面刻蚀出多个沟槽使得在相邻沟槽之间剩余台面。每个沟槽均具有侧壁和底部。在每个沟槽内形成多个浮栅。在该台面的表面上形成金属层使得与其形成肖特基接触。

附图说明

图1是常规TMBS肖特基二极管或整流器的简化局部视图。

图2示出了MFGTMBS二极管的有源区的横截面视图。

图3a和3b分别示出了贯穿具有五个浮栅的TMBS二极管以及仅具有单栅的TMBS二极管的横截面视图；图3c示出了在图3a和3b中所示的两个二极管的扩展电阻分布(SPR)。

图4a示出了贯穿具有五个浮栅的MFGTMBS二极管以及仅具有单栅的TMBS二极管的横截面视图的覆盖图；图4b示出了在图4a中的两个二极管中当它们在200V反向偏置下的电场分布。

图5-15图示了可以被采用以制备图2的器件的处理步骤的一个实例。

具体实施方式