[发明专利]外延碳化硅单晶基板及其制造方法

说明书

技术领域

本发明涉及外延碳化硅（SiC）单晶基板及其制造方法。

背景技术

碳化硅（SiC）由于耐热性及机械强度优良，而且在物理、化学上稳定，因而作为耐环境性半导体材料而引人注目。此外，近年来，作为高频高耐压电子器件等的基板，对SiC单晶基板的需求高涨。

在采用SiC单晶基板制作电力器件、高频器件等时，通常，一般采用被称为热CVD法（热化学蒸镀法）的方法在基板上外延生长SiC薄膜，或利用离子注入法直接打入掺杂剂，但在后者的情况下，需要在注入后进行高温下的退火，因此大多采用利用外延生长的薄膜形成。

现在，SiC基板的口径（diameter）以3及4英寸（76mm及100mm）为主流，因此外延生长也在如此的基板上进行，但从降低基底面位错等的缺陷密度、此外从提高由SiC坯料得到的基板收率等观点出发，作为基板的偏离角度（off-angle），采用从以往的8°到大约4°乃至其以下。

在是4°偏离基板上的外延层时，在基板的基底面位错中，在基板/外延层界面处未变换为刃型位错而直接被继承到外延层中的位错的密度达到100～200个/cm²的范围。已知该基底面位错的一部分在SiC晶体中分解为两个部分位错，其间伴有堆垛层错（非专利文献1），在该堆垛层错存在于器件内部时，对双极型器件或肖特基势垒二极管等的可靠性产生不良影响（非专利文献2）。如果器件的尺寸增大，则即使是具有上述程度的密度的基底面位错，由此引起的堆垛层错存在于器件内部的概率也增高，因此成为使器件特性及成品率降低的主要原因。

可是，该堆垛层错与在SiC外延层上通常观察到的三角形层错或帽状（carrots）、彗星状层错等不同，不具有形态学的特征，所以在显微镜观察中不能识别。因此，需要采用其它观察方法，但现在采用最多的是基于光致发光法（PL法）的方法。其是对试料照射具有禁带宽度以上的能量的光，通过观察由此被激发的电子落在通过缺陷而形成的禁带宽度中的能级上时的发光来鉴定缺陷的种类和存在部位。在SiC的情况下，来自通过堆垛层错而形成的能级的发光波长多存在于400nm～600nm之间，特别是对于具有420nm、460nm、480nm、500nm附近的发光波长的能级，研究了造成其的堆垛层错的结构及该堆垛层错的成因（非专利文献3）。由此得知，在420nm处发光的堆垛层错为单层肖克利型（single Shockley-type）的堆垛层错或3C型的堆垛层错，在460nm处发光的堆垛层错为四层肖克利型（quadruple Shockley-type）的堆垛层错，在480nm处发光的堆垛层错为三层肖克利型（triple Shockley-type）的堆垛层错，在500nm处发光的堆垛层错为双层肖克利型（double Shockley-type）的堆垛层错。其中，图1中示出在460nm附近的波长处发光的堆垛层错的例子（引自非专利文献4）。

可是，外延生长条件与堆垛层错的种类、密度等的相关性不十分明确，在是通常的4°偏离基板上的外延层的情况下，通过PL法在400nm～600nm的波长下观察到发光的堆垛层错的数量合计为10个/cm²以上。

所以，尽管是可期待着今后在器件中应用的SiC外延生长基板，但即使通过使基板的偏离角度为4°或其以下、使存在于外延层中的基底面位错减少、减少由此引起的堆垛层错，现状是也存在10个/cm²以上的堆垛层错。如果将器件的电极面积规定为3mm见方左右，这会导致其中所含的堆垛层错的数量为1个以上，使器件特性及可靠性劣化。为了使电极下存在的堆垛层错的数量低于1个，需要低于10个/cm²的堆垛层错密度，但如上所述，由于不能进行堆垛层错本身的显微镜观察，此外，外延生长条件与堆垛层错的种类、密度等的相关性也不十分清楚，因此难以稳定地形成堆垛层错的密度低的外延膜。

现有技术文献

非专利文献

非专利文献1：X.J.Ning等：Journal of American Ceramics Soc.Vol.80（1997）p.1645.

非专利文献2：H.Fujiwara等：Applied Physics Letters Vol.87（2005）051912

非专利文献3：G.Feng等：Physica B404（2009）p4745.

非专利文献4：R.Hattori等：Materials Science Forum Vols.615-617（2009）p129.

发明内容