[发明专利]晶片级分割的方法和系统

说明书

相关申请的交叉引用

本申请要求享有于2011年2月18提交的发明名称为“Method and System for Wafer Level Singulation（晶片级分割的方法和系统）”的美国临时专利申请第61/444,618号的优先权，该专利申请的公开内容出于所有目的在此以援引的方式全部并入本文中。

发明背景

半导体产业已经发展出分割半导体集成电路小晶片的技术。该小晶片然后被封装以用于产品内。在传统的工艺中，晶片经固定在粘合胶带上，接着以锯(saw)切割，例如沿着有效小晶片区之间的切割线(scribe lines)或锯道(saw streets)。附着在胶带上的分割后的小晶片于是可接受进一步的封装步骤。

尽管小晶片分割技术已有进步，但本领域中仍存有对改善的晶片级分割方法的需要。

发明概述

本发明一般涉及半导体处理技术。更具体而言，本发明包括执行晶片级分割的方法和设备。仅作为实例，本发明已应用在激光分割和从载体晶片剥离(debonding)分割下的半导体小晶片的方法上。该方法和设备可应用在包括晶片级封装的各种半导体处理应用上。

根据本发明一实施例，提供一种分割多个半导体小晶片的方法。该方法包括：提供载体基板；和将半导体基板接合至该载体基板。该半导体基板包括多个器件。该方法还包括：在该半导体基板上形成掩模层；曝光该掩模层的预定部分；和处理该掩模层的该预定部分，以在该半导体基板上形成预定掩模图案。该方法进一步包括：形成所述多个半导体小晶片，所述多个半导体小晶片的每一个小晶片与该预定掩模图案相结合并包括所述多个器件的一个或多个器件；和从该载体基板分离所述多个半导体小晶片。

根据本发明另一实施例，提供一种分割半导体小晶片的系统。该系统包括：涂布单元，该涂布单元可用来在包括多个器件的半导体基板上形成掩模层；接合单元，该接合单元可用来将半导体基板接合至载体基板；和激光处理单元，该激光处理单元可用来将该掩模层的预定部分暴露给激光。该系统还包括：显影处理单元，该显影处理单元可用来在该半导体基板上形成预定掩模图案；和分割单元，该分割单元可用来形成所述多个半导体小晶片。所述多个半导体小晶片的每一个小晶片与该预定掩模图案相结合，并包括所述多个器件的一个或多个器件。该系统进一步包括小晶片分离单元，该小晶片分离单元可用来从该载体基板分离所述多个半导体小晶片。

根据本发明的特定实施例，提供另一种分割多个半导体小晶片的方法。该方法包括：形成惰性薄膜，该惰性薄膜耦合在半导体基板的器件表面上；去除该惰性薄膜位于周边区域内的部分；和形成粘合材料，该粘合材料耦合在该半导体基板的器件表面的周边区域上。该方法还包括：将该半导体基板接合至载体基板上；和形成多个半导体小晶片。形成所述多个半导体小晶片的工艺可包括掩模工艺，或利用无掩模工艺来执行，两者或其中任一者可运用激光分割工艺。该方法进一步包括从该载体基板分离所述多个半导体小晶片。

使用本发明方法可得到超越传统技术的众多益处。例如，在根据本发明的一实施例中，提供晶片级分割的方法和系统，降低封装成本。在某些实施例中，可在晶片级测试器件，且在处理期间仅去除通过测试的器件。取决于实施例，一种或多种这些益处可存在。这些及其它益处在本说明书中描述，并且在下文中更为详尽。可参考如下细节描述及附图而对本发明的各种其它目标、特征结构与优势有更完整的领会。

附图简要说明

图1A－图1D是简要示意图，示出根据本发明一实施例的第一工艺流程；

图2A－图2F是简要示意图，示出根据本发明一实施例的第二工艺流程；

图3是根据本发明一实施例的分割期间的半导体基板的平面图；

图4是简要流程图，示出根据本发明一实施例的分割多个半导体小晶片的方法；

图5是根据本发明一实施例的分割多个半导体小晶片的系统的简要示意图；和

图6是简要流程图，示出根据本发明另一实施例的分割多个半导体小晶片的方法。

具体实施方式的具体描述

根据本发明，提供半导体处理技术。更具体地说，本发明包括一种执行晶片级分割的方法和设备。仅作为实例，本发明已应用在激光分割和从载体晶片剥离分割下的半导体小晶片的方法上。该方法和设备可应用在包括晶片级封装的各种半导体处理应用上。