[发明专利]用于伪随机数生成的半导体存储器件

权利要求书

1.一种半导体存储器件，包括：

存储基元阵列，其包括多个存储基元；

随机数生成电路，其被配置为生成随机数；以及

控制器，其被配置为控制所述存储基元阵列和所述随机数生成电路，

其中所述随机数生成电路包括：

随机数控制电路，其被配置为基于通过生成的控制参数从所述存储基元读出的数据而生成随机数参数；以及

伪随机数生成电路，其被配置为通过使用所述随机数参数作为种子值来生成所述随机数。

2.根据权利要求1的器件，其中所述随机数控制电路包括：

控制参数生成电路，其被配置为生成所述控制参数；以及

累加电路，其被配置为通过针对作为输入的所述存储基元的读出数据执行累加过程而生成所述种子值。

3.根据权利要求2的器件，其中所述控制参数生成电路包括：

地址设置电路，其被配置为从所述控制器接收随机数生成触发信号，并在从所述存储基元阵列读出数据时，通过使用所述伪随机数生成电路的输出值而生成地址的控制参数；以及

电压设置电路，其被配置为从所述控制器接收所述随机数生成触发信号，并在从所述存储基元阵列读出数据时，通过使用所述伪随机数生成电路的所述输出值而生成读取电压的控制参数，

其中由所述地址设置电路和所述电压设置电路生成的所述参数均被输出为所述控制参数。

4.根据权利要求2的器件，其中所述累加电路包括多个累加电路，来自所述存储基元阵列的读出数据被分成的段是所述多个累加电路的输入，每个段具有预定数据长度，并且所述多个累加电路执行累加过程，

其中所述多个累加电路执行所述段的位相加。

5.根据权利要求1的器件，还包括时钟生成器，其被配置为生成时钟，所述时钟被传送到所述伪随机数生成电路。

6.根据权利要求5的器件，其中所述伪随机数生成电路包括寄存器电路，所述寄存器电路具有：设置信号输入端子，所述种子值被输入到所述设置信号输入端子；数据输入端子，所述随机数被输入到所述数据输入端子；以及时钟输入部分，由所述时钟生成器生成的所述时钟被输入到所述时钟输入部分。

7.根据权利要求1的器件，其中所述存储基元或者是单电平基元，其被配置为使得一个存储基元能够存储1位数据，或者是多电平基元，其被配置为使得一个存储基元能够存储多位数据。

8.根据权利要求7的器件，其中根据所述控制参数而如此配置所述存储基元的阈值电压分布：通过将所述阈值电压分布的中心设置为基准，提供具有预定宽度的设置范围，并且按预定间隔将所述设置范围划分为多个电平。

9.一种半导体存储器件，包括：

存储基元阵列，其包括多个存储基元；

随机数生成电路，其被配置为生成随机数；以及

控制器，其被配置为控制所述存储基元阵列和所述随机数生成电路，

其中所述随机数生成电路包括：

随机数控制电路，其被配置为基于通过生成的控制参数从所述存储基元读出的数据而生成随机数参数；以及

伪随机数生成电路，其被配置为通过使用所述随机数参数作为种子值来生成所述随机数，并将所述随机数反馈回所述随机数控制电路。

10.根据权利要求9的器件，其中所述随机数控制电路包括：

控制参数生成电路，其被配置为生成所述控制参数；以及

累加电路，其被配置为通过针对作为输入的所述存储基元的读出数据执行累加过程而生成所述种子值。

11.根据权利要求10的器件，其中所述控制参数生成电路包括：

地址设置电路，其被配置为从所述控制器接收随机数生成触发信号，并在从所述存储基元阵列读出数据时，通过使用所述伪随机数生成电路的输出值而生成地址的控制参数；以及

电压设置电路，其被配置为从所述控制器接收所述随机数生成触发信号，并在从所述存储基元阵列读出数据时，通过使用所述伪随机数生成电路的所述输出值而生成读取电压的控制参数，

其中由所述地址设置电路和所述电压设置电路生成的所述参数均被输出为所述控制参数。