[发明专利]贯通布线基板、电子器件封装以及电子部件

说明书

技术领域

本发明涉及具有贯通布线的贯通布线基板、使用该贯通布线基板的电子器件封装以及电子部件，所述贯通布线能够用于电子器件、光学器件、MEMS器件等高密度安装、或者将这些器件在一个封装内进行系统化的SiP（系统级封装）。

本申请基于2011年5月12日申请的专利申请2011－107580号而要求其优先权，并在此引用其内容。

背景技术

近年来，随着手机等电子设备的高功能化，对在其中使用的电子器件等也要求更进一步地高速化、高功能化。为了实现该要求，不仅需要器件本身的高速化、高功能化，针对器件的封装也需要适应由于布线图案的微细化等带来的布线的高密度化的技术开发。作为实现高密度安装的技术，提出了使用微细的贯通布线将芯片层叠安装的三维安装或者使用形成有贯通布线的贯通布线基板的SiP。为实现三维安装或SiP而使用的贯通布线或者贯通布线基板的形成技术被积极地研究、开发。

在具有形成在与基板的主面垂直的方向上的以往的贯通布线的贯通布线基板中，在以层叠的方式配置多个基板的情况下，存在由于接合外力带来的损害而引发贯通布线电极的脱落或者界面的剥离。

为了解决该问题，专利文献1中公开了一种贯通布线基板，其具有相对垂直于基板主面的方向倾斜形成的贯通布线。

在这种贯通布线基板中，在使用多根贯通布线进行更高密度的三维安装时，存在技术性的问题。

使用示意性表示以往的贯通布线基板的一个构成例的图13～图15来进行说明。这里，图13是表示在以往的贯通布线基板上，表面并列配置有多个端子组的状态的俯视图。此外，图14是图13的M4－M4线的剖视图，图15是图13的N4－N4线的剖视图。

例如，如图13和图14所示，在基板110的第一主面110a以等间隔并列配置的多个端子130A、130B、130C…，和在基板110的第二主面110b并列配置的多个端子130A’、130B’、130C’…以端子编号对应的方式通过贯通布线120A’、120B’、120C’…电连接。具体的说，在基板110的第二主面110b上，多个端子130A’、130B’、130C’…以与端子130A、130B、130C…相同的布局而被配置。在X方向上，第二主面110b上的多个端子130A’、130B’、130C’…的位置与端子130A、130B、130C…的位置不同。这里，如图15所示，贯通布线的径R恒定，此外，相邻的贯通布线之间的距离（贯通布线的边缘间的距离）L也恒定。

这时，从图15中显而易见，在基板110内部，贯通布线120A、120B、120C在基板的厚度方向以等间隔排列成直线状，随着贯通布线的根数增加，基板110的厚度也增加。然而，为了保持相邻的贯通布线之间的电绝缘性，避免相互干扰所带来的不良，不能无限制地减少贯通布线分离的距离L。因此，当随着安装的器件的端子数的增加，贯通布线的根数也增加时，随之相伴基板的厚度会增大。这种基板厚度的增大，从高密度安装的小型化、薄型化的观点来看是不优选的。

【专利文献1】日本国专利第3896038号公报

发明内容

本发明正是为了解决上述的以往的课题而作出的，其第一目的在于，提供一种即使贯通布线的根数增加也能够抑制基板厚度的增大，进而布线结构设计中的的自由度高，进而能够实现小型且高密度的三维安装的贯通布线基板。

此外，本发明的第二目的在于，提供一种布线结构设计中的自由度高、能够实现小型且高密度的三维安装的电子器件封装。

此外，本发明的第三目的在于，提供一种布线结构设计中的自由度高、能够实现小型且高密度的三维安装的电子部件。

为了达到所述目的，本发明的第1方式的贯通布线基板具备:单一基板，其具有第一主面和第二主面；多根贯通布线，其具有被相互平行地延伸设置的第一部位，并且将所述第一主面与所述第二主面连结，以与所述第一主面和所述第二主面中至少一方垂直延伸且贯穿所述第一部位的中心的假想轴相互平行且分离的方式设置彼此相邻的所述贯通布线。