[发明专利]用于金属及金属氧化物膜的蚀刻的方法

说明书

交互参照的相关申请案

本申请根据35U.S.C.§119(e)主张2011年3月14日提出申请的美国临时申请案第61/452,522号的优先权，所述美国临时申请案的内容出于所有目的在此藉由参照而整体地被并入到本文。

本申请还和2011年4月18日提出申请的美国非临时专利申请案第13/088,930号相关、和2011年10月3日提出申请的美国非临时专利申请案第13/251,663号相关、并且和同时提出申请的美国非临时专利申请案(代理人卷号A15600/T103010，客户卷号015600USA/DSM/PMD)相关，所述案件的内容分别出于所有目的在此藉由参照而整体地被并入到本文。

技术领域

藉由在基板表面上产生复杂图案化材料层的工艺是可以制造集成电路的。在基板上产生图案化材料需要可控的用于移除暴露材料的方法。化学蚀刻用于各种目的，包括将光刻胶中的图案转移到下方层内、将层予以薄化或增加已经存在于表面上的特征结构的横向尺寸。时常，期望具有能蚀刻一种材料比蚀刻另一材料更快的蚀刻工艺。这样的蚀刻工艺被称为对于第一材料具有选择性。由于材料、电路与工艺的多样性，已经以针对各种材料的选择性来发展蚀刻工艺。

用以制造半导体集成电路的等离子体沉积与蚀刻工艺已经广泛使用长达数十年。这些工艺通常涉及从气体形成等离子体，其中所述气体被暴露于处理腔室内的足以将气体予以离子化的功率的电场。所需要以形成这些等离子体的温度会比所需要以将同样的气体予以热离子化的温度更低得多。因此，等离子体产生工艺可用以在比仅藉由加热气体而可用的温度明显更低的腔室处理温度下产生反应性自由基与离子物种。这容许等离子体能从基板表面沉积和/或蚀刻材料，而不必将基板温度升高到高于会熔化、分解或以其他方式损坏基板上的材料的阀值。

示例性等离子体沉积工艺包括位于基板晶圆的暴露表面上的电介质材料(诸如氧化硅)的等离子体增强化学气相沉积(PECVD)。传统的PECVD涉及处理腔室中的气体和/或沉积前驱物的混合及从气体引发等离子体而产生会在基板上反应且沉积材料的反应性物种。等离子体通常靠近基板的暴露表面，以促进有效的反应产物的沉积。

相似地，等离子体蚀刻工艺包括以下步骤：使基板的选择部分暴露于等离子体引发的蚀刻物种，等离子体引发蚀刻物种会从基板化学地反应和/或物理地溅射出材料。可藉由调整蚀刻剂气体、等离子体激发能量与基板和充电等离子体物种之间的电偏压及其他参数来控制被等离子体蚀刻的材料的移除速率、选择性与方向。一些等离子体技术(诸如高密度等离子体化学气相沉积(HDP-CVD))倚赖同时的等离子体蚀刻与沉积，以在基板上沉积膜。

尽管等离子体环境相比于高温沉积环境大体上更不具有对于基板的破坏性，但等离子体环境仍产生制造挑战。对于会过度蚀刻(over-etch)浅沟渠与间隙的高能等离子体而言，蚀刻精确性会是问题。等离子体中的高能物种(特别是离子化物种)会在被沉积的材料中造成不希望的反应，这会不利地影响材料的性能。因此，需要能对等离子体成分提供更精确控制的系统与方法，其中所述等离子体成分在制造期间和基板晶圆接触。

概要

描述了系统与方法，以用于等离子体与基板晶圆的表面之间的环境的改善控制，其中所述基板晶圆被暴露于等离子体和/或等离子体的流出物。可至少部分地藉由设置在等离子体与基板之间的离子抑制元件来实现所述改善控制，所述离子抑制元件减少或消除抵达基板的多个被离子充电的物种。调整抵达基板表面的离子物种的浓度可容许在基板上的等离子体辅助蚀刻和/或沉积的期间的蚀刻速率、蚀刻选择性与沉积化学作用(及其他参数)的更精确控制。

在实施例中，提供一种从包括含金属层与氧化硅层的基板选择性地蚀刻含金属膜的方法。所述方法包括以下步骤：使含氟气体流动到基板处理腔室的等离子体产生区域内；及施加能量到所述含氟气体，以在所述等离子体产生区域中产生等离子体。所述等离子体包括氟自由基与氟离子。所述方法还包括以下步骤：过滤所述等离子体，以提供具有比氟离子更高浓度的氟自由基的反应性气体；以及使所述反应性气体流动到所述基板处理腔室的气体反应区域内。所述方法还包括以下步骤：使所述基板暴露于所述基板处理腔室的所述气体反应区域中的所述反应性气体。相较于所述反应性气体蚀刻所述氧化硅层而言，所述反应性气体以更高的蚀刻速率来蚀刻所述含金属层。