[发明专利]具有电感器的内插器

说明书

技术领域

一项实施例涉及集成电路装置（“IC”）。确切地说，一项实施例涉及一种带内插器的多芯片模块和/或收发器，所述内插器具有电感器。

背景技术

随着时间推移IC变得越来越快，即，IC的操作频率增加。在较高的操作频率下，回波损耗和/或频率响应等问题变得更加相关。因此，提供一种能够解决这些问题中的一个或多个问题的IC是合乎需要且十分有利的。

发明内容

一项或多项实施例大体上涉及一种带内插器的多芯片模块和/或收发器，所述内插器具有电感器。

多芯片模块的一项实施例可以包括：半导体裸片；内插器，所述内插器耦合到所述半导体裸片；第一电感器，其中所述内插器包括所述第一电感器；第二电感器，所述第二电感器以串联方式耦合到所述第一电感器；以及电容器，所述电容器以并联方式耦合到所述第一电感器和所述第二电感器。

在一些实施例中，静电放电电路可以在一个节点处进行耦合，所述节点使第一电感器和第二电感器互连。

在一些实施例中，内插器可以包括静电放电电路。

在一些实施例中，半导体裸片可以包括静电放电电路。

在一些实施例中，内插器可以包括第二电感器和电容器。

在一些实施例中，半导体裸片可以包括第二电感器。

在一些实施例中，第一电感器和第二电感器可以是T形线圈网络的一部分。

在一些实施例中，电容器可以具有第一板和第二板；半导体裸片可以包括所述第一板；内插器可以包括所述第二板；并且所述第一板和所述第二板可以相对于彼此定位，用于在多芯片模块的操作期间进行电容耦合。

在一些实施例中，第一板的底部表面可以大体上与第二板的顶部表面共面；所述底部表面可以是半导体裸片的外表面；所述顶部表面可以是内插器的外表面；间隙可以界定为位于所述底部表面与所述顶部表面之间；并且所述间隙可以为气隙，所述气隙至少部分由内部互联结构使所述半导体裸片从所述内插器偏移来提供。

在一些实施例中，半导体裸片可以包括静电放电电路，并且所述静电放电电路可以在一个节点处进行耦合，所述节点使第一电感器和第二电感器互连。

形成多芯片模块的方法的一项实施例可以包括：形成内插器；在所述内插器内形成第一电感器；形成第二电感器，所述第二电感器以串联方式耦合到所述第一电感器；以及形成电容器，所述电容器以并联方式耦合到所述第一电感器和所述第二电感器。

在一些实施例中，所述方法的实施例可以进一步包括：形成耦合到内插器的半导体裸片，其中所述半导体裸片包括第二电感器；并且其中电容器具有第一板和第二板，并且所述半导体裸片包括所述第一板，并且所述内插器包括所述第二板。

在一些实施例中，所述方法的实施例可以进一步包括：在半导体裸片内形成静电放电电路，并且在一个节点处耦合所述静电放电电路，所述节点使第一电感器和第二电感器互连。

在一些实施例中，内插器可以包括第二电感器和电容器。

在一些实施例中，所述方法的实施例可以进一步包括：在一个节点处形成静电放电电路，所述节点使第一电感器和第二电感器互连，其中内插器包括所述静电放电电路。

多芯片模块的另一项实施例可以包括：半导体裸片；内插器，所述内插器具有导电层、介电层以及基底；多个内部互连结构，所述多个内部互连结构将所述半导体裸片耦合到所述内插器；多个外部互连结构，所述多个外部互连结构用于将所述内插器耦合到外部装置；第一电感器，所述第一电感器包括所述内插器的所述导电层中的一者或多者的至少一部分；所述第一电感器的第一端耦合到所述多个内部互连结构的一个内部互连结构；并且所述第一电感器的第二端耦合到所述多个外部互连结构的一个外部互连结构。

在一些实施例中，所述多芯片模块的实施例可以进一步包括：第二电感器，所述第二电感器与第一电感器以串联方式耦合；其中所述第一电感器和所述第二电感器相对于彼此定位，用于在多芯片模块的操作期间进行电感耦合。

在一些实施例中，静电放电电路可以在一个节点处进行耦合，所述节点使第一电感器和第二电感器以串联方式互连。

在一些实施例中，内插器可以包括静电放电电路。

在一些实施例中，半导体裸片可以包括静电放电电路。

在一些实施例中，内插器可以包括第一电感器和第二电感器。

在一些实施例中，内插器可以包括第一电感器；并且半导体裸片可以包括第二电感器。