[发明专利]具有在漂移区下面的腔体的DMOS晶体管有效
申请号: | 201280020245.X | 申请日: | 2012-04-26 |
公开(公告)号: | CN103503151A | 公开(公告)日: | 2014-01-08 |
发明(设计)人: | W·弗兰茨;V·瓦施琛克;R·W·弗提;A·萨多夫尼科夫;P·博拉;P·J·浩珀 | 申请(专利权)人: | 德克萨斯仪器股份有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336 |
代理公司: | 北京纪凯知识产权代理有限公司 11245 | 代理人: | 赵蓉民 |
地址: | 美国德*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 漂移 下面 dmos 晶体管 | ||
1.一种DMOS晶体管,其包括:
绝缘体上的硅即SOI结构,其具有:
具有顶表面的体区;
接触所述体区的所述顶表面的绝缘体层,所述绝缘体层具有顶表面和底表面;以及
接触所述绝缘体层的所述顶表面的单晶半导体区,所述单晶半导体区具有:
接触所述绝缘体层的第一导电类型的掺杂区;
接触所述绝缘体层的第二导电类型的漂移区;以及
在所述体区内的腔体,其露出所述绝缘体层的所述底表面的一部分,所述绝缘体层的所述底表面的该部分位于所述漂移区的垂直正下方。
2.根据权利要求1所述的晶体管:
其中所述单晶半导体区还具有:
第二导电类型的漏极区,其接触所述漂移区并与所述掺杂区间隔开;以及
第二导电类型的源极区,其接触所述掺杂区并与所述漂移区间隔开;
并且进一步包括所述掺杂区的沟道区,所述沟道区水平地位于所述漂移区和所述源极区之间并与所述漂移区和所述源极区接触。
3.根据权利要求2所述的DMOS晶体管,其中所述掺杂区包括:
接触所述绝缘体层的阱区;
比所述阱区具有更大掺杂剂浓度的本体区,所述本体区接触所述阱区并包括所述沟道区;以及
比所述体区具有更大掺杂剂浓度的接触区,该接触区接触所述本体区。
4.根据权利要求2所述的DMOS晶体管,其进一步包括:
接触所述沟道区并位于所述沟道区上方的非导电层;以及
接触所述非导电层并位于所述沟道区上方的栅极。
5.根据权利要求4所述的DMOS晶体管,其中所述漂移区接触所述绝缘体层。
6.根据权利要求4所述的DMOS晶体管,其中所述掺杂区垂直地位于所述漂移区和所述绝缘体层之间。
7.根据权利要求4所述的DMOS晶体管,其中所述腔体位于所述栅极的一部分的垂直正下方。
8.根据权利要求4所述的DMOS晶体管,其中没有一部分所述腔体位于所述栅极的任何部分的垂直正下方。
9.根据权利要求8所述的DMOS晶体管,其中距离所述栅极最近的所述腔体的边缘与和距离所述腔体最近的所述栅极的边缘重合的垂直线水平地间隔开。
10.一种形成DMOS晶体管的方法,其包括:
穿过单晶半导体区和绝缘体层选择性地蚀刻多个开口,从而露出绝缘体上的硅即SOI结构的体区上的多个对应区域,所述多个开口具有多个侧壁;
形成接触所述多个开口的所述多个侧壁的多个侧壁间隔件;以及
穿过所述多个开口湿法蚀刻所述体区以形成位于每个开口下方的单个腔体。
11.根据权利要求10所述的方法,其进一步包括形成插入所述多个开口的多个非导电塞。
12.根据权利要求10所述的方法,其进一步包括形成第一导电类型的掺杂区和第二导电类型的漂移区,所述掺杂区接触所述绝缘体层,所述漂移区接触所述体区。
13.根据权利要求12所述的方法,其中所述腔体位于全部所述漂移区的正下方。
14.根据权利要求12所述的方法,其中所述腔体位于少于全部所述漂移区的正下方。
15.根据权利要求12所述的方法,其进一步包括形成第二导电类型的源极区和漏极区,所述源极区接触所述掺杂区并与所述漂移区间隔开,所述漏极区接触所述漂移区并与所述掺杂区间隔开。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司,未经德克萨斯仪器股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201280020245.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:可调节光能效果的LED灯
- 下一篇:微弹安全织带
- 同类专利
- 专利分类