[发明专利]用于数据感测的方法、装置和系统

说明书

技术领域

本发明一股涉及半导体存储器装置、方法和系统，且更明确地说，涉及用于数据感测的方法、装置和系统。

背景技术

通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路和/或外部可拆卸式装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变随机存取存储器(PCRAM)以及快闪存储器等。

快闪存储器装置可作为易失性存储器和非易失性存储器用于广泛范围的电子应用。快闪存储器装置通常使用允许高存储器密度、高可靠性和低功耗的单晶体管存储器单元。快闪存储器的用途包含用于固态硬盘(SSD)、个人计算机、个人数字助理(PDA)、数字相机、蜂窝电话、便携式音乐播放器(例如，MP3播放器)及电影播放器以及其它电子装置的存储器。例如程序代码、用户数据和/或系统数据(例如基本输入/输出系统(BIOS))等数据通常存储在快闪存储器装置中。

两种常见类型的快闪存储器阵列架构是“与非(NAND)”和“或非(NOR)”架构，对于其中布置每一者的基本存储器单元配置的逻辑形式是如此命名的。NAND阵列架构将其存储器单元阵列布置成矩阵，以使得阵列的“行”中的每一存储器单元的控制栅极耦合到(且在一些情况中，形成)存取线，存取线在此项技术中通常被称为“字线”。然而，每一存储器单元并非通过其漏极直接耦合到数据线(数据线在此项技术中通常被称为数字线，例如，位线)。替代地，阵列的存储器单元在共同源极与数据线之间以源极到漏极方式串联耦合在一起，其中共同耦合到特定数据线的存储器单元被称为“列”。

可将NAND阵列架构中的存储器单元编程为目标(例如，所要)状态。举例来说，可将电荷置于存储器单元的电荷存储结构上或可从所述电荷存储结构移除电荷，以将单元置于若干编程状态中的一者中。举例来说，单层式单元(SLC)可表示两种状态，例如，1或0。快闪存储器单元还可存储两种以上状态，例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110及1110。此类单元可被称为多层式单元(MLC)。MLC可在不增加存储器单元的数目的情况下允许较高密度的存储器的制造，这是因为每一单元可表示一个以上数字，例如，一个以上位。举例来说，能够表示四个数字的单元可具有十六种编程状态。

感测操作(例如，读取和/或程序验证操作)可使用感测电压来确定快闪存储器单元的状态。然而，若干机制(例如读取扰动、编程扰动和/或电荷损耗(例如，电荷泄漏)等)可导致存储器单元的电荷存储结构上的所存储的电荷(例如，阈值电压(Vt))改变。由于所存储的电荷的改变，先前使用的感测电压(例如，在发生所存储的电荷的改变之前所使用的感测电压)可能不再提供存储器单元的准确和/或可靠感测。即，先前使用的感测电压在于后续感测操作期间使用时可导致存储器单元的错误感测。举例来说，先前感测电压的使用可导致确定：存储器单元处于除目标状态以外的状态(例如，不同于对单元编程的目标状态的状态)中。

发明内容

附图说明

图1是根据本发明的一个或一个以上实施例的包含至少一个存储器系统的计算系统的功能框图。

图2说明根据本发明的一个或一个以上实施例的表示若干阈值电压分布和感测电压的曲线图。

图3说明根据本发明的一个或一个以上实施例的表示若干阈值电压分布和感测电压的曲线图。

具体实施方式

本发明包含用于数据感测的方法、装置和系统。一种此类方法包含：使用若干不同的感测信号对若干存储器单元执行若干感测操作；确定在感测操作之间改变所感测状态的存储器单元的数量；以及至少部分地基于在感测操作之间改变所感测状态的若干存储器单元的所确定的数量确定是输出与若干单元相关联的第一数据还是输出与若干单元相关联的第二数据。

一个或一个以上实施例可包含：确定在改变状态的若干感测操作中的一者与若干感测操作中的另一者之间改变状态的数量；以及响应于所确定的数量小于阈值的确定而输出第一数据，其中第一数据对应于在感测操作中的一者期间所感测的数据或在感测操作中的另一者期间所感测的数据。一个或一个以上实施例还可包含在存储器单元的所确定的数量大于阈值的情况下输出第二数据。

在一个或一个以上实施例中，第一数据可仅包含硬数据或硬数据和第一量的软数据，且第二数据可包含硬数据、软数据或硬数据和第二量的软数据。