[发明专利]半导体装置

权利要求书

1.一种半导体装置，包括:

电路，所述电路包括输入端子、第一传输门、第二传输门、第一反相器、第二反相器、功能电路、钟控反相器、以及输出端子；

所述功能电路包括：

第一晶体管、第二晶体管、第三晶体管、以及电容器，

其中所述第一晶体管和所述第二晶体管为p沟道晶体管，

其中所述第一晶体管的源极和漏极中的一个与第一布线电连接，

其中所述第一晶体管的源极和漏极中的另一个与所述第二晶体管的源极和漏极中的一个电连接，

其中所述第二晶体管的源极和漏极中的另一个与所述第三晶体管的源极和漏极中的一个电连接，

其中所述第三晶体管的源极和漏极中的另一个与所述电容器的一个电极电连接，以及，

其中所述电容器的另一电极与第二布线电连接，

其中所述输入端子与所述第一传输门的第一端子电连接，

其中所述第一传输门的第二端子与所述第一反相器的第一端子和所述第二晶体管的源极和漏极中的所述另一个电连接，

其中所述第一反相器的第二端子和所述第二晶体管的栅极与所述第二传输门的第一端子电连接，

其中所述第二传输门的第二端子与所述第二反相器的第一端子和所述钟控反相器的第二端子电连接，并且

其中所述第二反相器的第二端子和所述钟控反相器的第一端子与所述输出端子电连接。

2.根据权利要求1所述的半导体装置，

其中所述第一布线和所述第二布线每一均为被供应以恒定电位的电源电位线，以及，

其中供应到所述第一布线的电位比供应到所述第二布线的电位高。

3.根据权利要求1所述的半导体装置，

其中所述第一晶体管的栅极被供应以时序信号，所述时序信号被设置为高电位或低电位，

其中所述钟控反相器配置为被供应以时钟信号，

其中在所述电路切换为关断状态之前，关断所述第三晶体管，

其中当在所述电路切换为所述关断状态之后，所述电路切换为导通状态时，所述时钟信号不输入到所述钟控反相器，并且所述时钟信号所输入到的布线保持在恒定电位，

其中在所述电路切换为所述导通状态之后，所述时序信号设置为高电位，然后导通所述第三晶体管，以及

其中在导通所述第三晶体管之后，与所述时钟信号相同的信号作为所述时序信号输入。

4.根据权利要求1所述的半导体装置，其中在室温下所述第三晶体管的每单位微米沟道宽度的关态电流小于或等于10aA。

5.根据权利要求1所述的半导体装置，其中所述第三晶体管包括氧化物半导体层。

6.根据权利要求5所述的半导体装置，其中所述氧化物半导体层包括晶体。

7.一种半导体装置，包括：

电路，所述电路包括输入端子、第一传输门、第二传输门、第一反相器、第二反相器、功能电路、钟控反相器、以及输出端子；

所述功能电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、以及电容器，

其中所述第一晶体管和所述第二晶体管为p沟道晶体管，

其中所述第四晶体管的源极和漏极中的一个通过所述第三晶体管电连接到处于浮置状态的节点，

其中所述第四晶体管的源极和漏极中的另一个与第一布线电连接，

其中所述第一晶体管的源极和漏极中的一个与所述第一布线电连接，

其中所述第一晶体管的源极和漏极中的另一个与所述第二晶体管的源极和漏极中的一个电连接，

其中所述第二晶体管的源极和漏极中的另一个与所述第三晶体管的源极和漏极中的一个电连接，

其中所述第三晶体管的源极和漏极中的另一个与所述电容器的一个电极电连接，并且

其中所述电容器的另一电极与第二布线电连接，

其中所述输入端子与所述第一传输门的第一端子电连接，

其中所述第一传输门的第二端子与所述第一反相器的第一端子和所述第二晶体管的源极和漏极中的所述另一个电连接，

其中所述第一反相器的第二端子和所述第二晶体管的栅极与所述第二传输门的第一端子电连接，

其中所述第二传输门的第二端子与所述第二反相器的第一端子和所述钟控反相器的第二端子电连接，并且

其中所述第二反相器的第二端子和所述钟控反相器的第一端子与所述输出端子电连接。