[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置。在本说明书中，半导体装置涉及半导体元件本身或者包括半导体元件的装置。例如，可以给出薄膜晶体管作为这样的半导体元件的示例。因此，所述半导体装置包括液晶显示器，存储器等。

背景技术

近年来，具有半导体特性的金属氧化物（以下简称为氧化物半导体）受到了关注。氧化物半导体可以应用于晶体管（查看专利文件1和2）。

[参考文献]

[专利文件1]日本公开的专利申请NO.2007-123861

[专利文件2]日本公开的专利申请NO.2007-096055

发明内容

在显示器、存储器等装置中，半导体元件以矩阵排列。排列在矩阵中的所述半导体元件通过外围驱动电路控制。包括在所述外围驱动电路中的电路的一个例子是D触发器电路。

本发明一个实施例的一个目的是提供一种D触发器电路，即使当执行处理时被断电也能保持数据，并且比常规的D触发器电路面积小。

本发明的一个实施例是包括电路的半导体装置，所述电路包括输入端子、第一传输门、第二传输门、第一反相器、第二反相器、功能电路、钟控反相器、和输出端子。所述输入端子与所述第一传输门的第一端子电连接。所述第一传输门的第二端子与所述第一反相器的第一端子和所述功能电路的第二端子电连接。所述第一反相器的第二端子和所述功能电路的第一端子与所述第二传输门的第一端子电连接。所述第二传输门的第二端子与所述第二反相器的第一端子和所述钟控反相器的第二端子电连接。所述第二反相器的第二端子和所述钟控反相器的第一端子与所述输出端子电连接。所述功能电路包括第一p沟道晶体管、第二p沟道晶体管、具有小的关态电流的晶体管、以及电容器。所述第一p沟道晶体管的源极和漏极中的一个与第一布线电连接。所述第一p沟道晶体管的源极和漏极中的另一个与所述第二p沟道晶体管的源极和漏极中的一个电连接。时序信号输入到所述第一p沟道晶体管的栅极。所述第二p沟道晶体管的源极和漏极中的另一个与所述具有小关态电流的晶体管的源极和漏极中的一个和所述第一反相器的所述第一端子电连接。所述第二p沟道晶体管的栅极与所述第一反相器的所述第二端子电连接。所述具有小关态电流的晶体管的源极和漏极中的另一个与所述电容器的一个电极电连接。所述电容器的另一电极与第二布线电连接。

在所述半导体装置中，优选所述第一布线和所述第二布线每一均为被供应以恒定电位的电源电位线，并且优选所述第一布线的电位比所述第二布线的电位高。

所述半导体装置重启时，时钟信号可能不输入到所述钟控反相器，所述时钟信号所输入到的布线保持在恒定电位，在所述具有小关态电流的晶体管导通之前，输入到所述第一p沟道晶体管的栅极的时序信号被设为H（高）电平。在所述重启之后，可以将与输入到所述钟控反相器的所述时钟信号相同的信号作为所述时序信号输入。

优选地，具有以上结构的所述半导体装置中处于浮置状态的节点与复位晶体管的源极和漏极中的一个电连接，所述复位晶体管的源极和漏极中的另一个与所述第一布线或所述第二布线电连接，复位信号输入到所述复位晶体管。

在上述结构中，优选地，在室温下所述具有小关态电流的晶体管的每微米沟道宽度的关态电流小于或等于10aA。

注意，在关注于布线部分的解释说明中，布线也被称为“节点”。

根据本发明的一个实施例，可以获得这样的D触发器电路，即使在执行处理时断电其也能保持数据，并且其具有比常规的小的面积。

附图说明

图1A和1B示出了本发明一个实施例中半导体装置的D触发器电路。

图2A和2B示出了常规半导体装置的D触发器电路。

图3是示出图1A和1B中D触发器电路的操作的时序图。

图4是示出图2A和2B中D触发器电路的操作的时序图。

图5图示了本发明一个实施例中的半导体装置的D触发器电路。

图6是可以应用到本发明一个实施例的晶体管的示意性截面图。

图7A至7D示出了图6所示晶体管的制造方法。

图8A至8E示出了可以应用到晶体管的氧化物半导体的结构。

图9A至9C示出了可以应用到晶体管的氧化物半导体的结构。

图10A至10C示出了可以应用到晶体管的氧化物半导体的结构。

图11示出了通过计算得到的场效应迁移率对栅极电压的依赖关系。

图12A至12C示出了通过计算得到的漏电流和场效应迁移率对栅极电压的依赖关系。