[发明专利]半导体装置以及半导体装置的制造方法

说明书

技术领域

本发明涉及半导体装置以及半导体装置的制造方法，特别是涉及功率用半导体装置。

背景技术

以往，具有由栅电极、栅绝缘膜、以及半导体层的层叠构造构成的所谓MOS（Metal-Oxide-Semiconductor，金属氧化物半导体）构造的半导体装置被广泛用作功率用半导体装置。

例如如专利文献1公开的那样，还在发射极电极与层间绝缘膜之间形成含有氮的势垒金属层来降低处于发射极区域的下侧的基极区域的夹置电阻（pinch resistance）等施以各种改良。

现有技术文献

专利文献

专利文献1：日本特开2002-184986号公报

发明内容

发明所要解决的技术问题

但是，本申请发明人发现了在上述那样的半导体装置、特别是碳化硅半导体装置中，由于对栅电极施加电压、特别是负偏置而其阈值电压随时间而变化这样的问题。另外，在本申请发明的工作的记载部分中对其进行详述。

本发明是为了解决该问题而完成的，其目的在于提供一种能够抑制阈值电压的随时间变化的半导体装置以及半导体装置的制造方法。

解决技术问题的技术方案

本发明的半导体装置，其特征在于，具备：第1导电类型的碳化硅半导体基板；第1导电类型的漂移层，形成于所述碳化硅半导体基板上；第2导电类型的第1阱区域，在所述漂移层表层相互离开地形成而构成多个元件单元；栅绝缘膜，至少在所述漂移层以及各所述第1阱区域上跨越地形成；栅电极，选择性地形成于所述栅绝缘膜上；源极接触孔，贯通所述栅绝缘膜，到达至各所述第1阱区域内部；以及压缩应力残留层，形成于所述源极接触孔的至少侧面，且残留压缩应力。

另外，本发明的半导体装置的制造方法是上述半导体装置的制造方法，其特征在于，具备以到达至所述源极区域内部的、距所述漂移层表层的深度深于5nm的深度的方式对所述源极接触孔进行蚀刻形成的工序。

发明效果

根据本发明的半导体装置，具备：第1导电类型的碳化硅半导体基板；第1导电类型的漂移层，形成于所述碳化硅半导体基板上；第2导电类型的第1阱区域，在所述漂移层表层相互离开地形成而构成多个元件单元；栅绝缘膜，至少在所述漂移层以及各所述第1阱区域上跨越地形成；栅电极，选择性地形成于所述栅绝缘膜上；源极接触孔，贯通所述栅绝缘膜，到达至各所述第1阱区域内部；以及压缩应力残留层，形成于所述源极接触孔的至少侧面，且残留压缩应力，从而能够抑制栅电极中的阈值电压的随时间的变化。

另外，根据本发明的半导体装置的制造方法，具备以到达至所述源极区域内部的、距所述漂移层表层的深度深于5nm的深度的方式对所述源极接触孔进行蚀刻形成的工序，从而在栅绝缘膜和半导体面的接触面的下层以及上层范围配置压缩应力残留层，能够通过该残留应力，使栅绝缘膜和半导体面在主面垂直方向上分离。

本发明的目的、特征、方面、以及优点通过以下的详细的说明和附图将更加明确。

附图说明

图1是示意地表示本发明的实施方式1中的半导体装置的俯视图。

图2是示意地表示本发明的实施方式1中的半导体装置的俯视图。

图3是示意地表示本发明的实施方式1中的半导体装置的一部分的剖面的剖面图。

图4是示意地表示本发明的实施方式1中的半导体装置的一部分的剖面的剖面图。

图5是用于说明本发明的实施方式1中的半导体装置的制造工序的示意地表示功率用半导体装置的一部分的剖面图。

图6是用于说明本发明的实施方式1中的半导体装置的制造工序的示意地表示功率用半导体装置的一部分的剖面图。

图7是表示溅射压力与所得到的Ti膜的应力的关系的图。

图8是示意地表示本发明的实施方式2中的半导体装置的一部分的剖面的变形图。

图9是示意地表示本发明的实施方式3中的半导体装置的一部分的剖面的变形图。

图10是示意地表示本发明的实施方式4中的功率用半导体装置的一部分的剖面的变形图。

图11是表示半导体装置的阈值电压的时间变动的图。

图12是表示半导体装置的阈值电压的时间变动的图。

（符号说明）