[发明专利]半导体器件、半导体基板、半导体基板的制造方法及半导体器件的制造方法

权利要求书

1.一种半导体器件，包括：

基底基板；

第一半导体晶体层，位于所述基底基板的上方；

第二半导体晶体层，位于所述第一半导体晶体层的部分区域的上方；

第一MISFET，以所述第一半导体晶体层中上方没有所述第二半导体晶体层的区域的一部分为沟道，具有第一源极及第一漏极；以及

第二MISFET，以所述第二半导体晶体层的一部分为沟道，具有第二源极及第二漏极；

所述第一MISFET为第一沟道型的MISFET，所述第二MISFET为与所述第一沟道型不同的第二沟道型的MISFET；

所述第一源极及所述第一漏极由构成所述第一半导体晶体层的原子与镍原子的化合物、构成所述第一半导体晶体层的原子与钴原子的化合物或构成所述第一半导体晶体层的原子与镍原子和钴原子的化合物构成；

所述第二源极及所述第二漏极由构成所述第二半导体晶体层的原子与镍原子的化合物、构成所述第二半导体晶体层的原子与钴原子的化合物或构成所述第二半导体晶体层的原子与镍原子和钴原子的化合物构成。

2.根据权利要求1所述的半导体器件，其中还包括：

第一隔离层，位于所述基底基板与所述第一半导体晶体层之间，用于将所述基底基板与所述第一半导体晶体层电隔离；以及

第二隔离层，位于所述第一半导体晶体层与所述第二半导体晶体层之间，用于将所述第一半导体晶体层与所述第二半导体晶体层电隔离。

3.根据权利要求1所述的半导体器件，其中还包括：第二隔离层，位于所述第一半导体晶体层与所述第二半导体晶体层之间，用于将所述第一半导体晶体层与所述第二半导体晶体层电隔离；

所述基底基板与所述第一半导体晶体层在接合面处相接；

所述基底基板的位于所述接合面附近的区域含有表现出p型或n型导电类型的杂质原子；

所述第一半导体晶体层的位于所述接合面附近的区域含有表现出与所述基底基板含有的杂质原子所表现出的导电类型不同的导电类型的杂质原子。

4.根据权利要求2所述的半导体器件，其中：

所述基底基板与所述第一隔离层相接；

所述基底基板的与所述第一隔离层相接的区域具有导电性；

对所述基底基板的与所述第一隔离层相接的区域施加的电压作为背栅电压作用于所述第一MISFET。

5.根据权利要求2所述的半导体器件，其中：

所述第一半导体晶体层与所述第二隔离层相接；

所述第一半导体晶体层的与所述第二隔离层相接的区域具有导电性；

对所述第一半导体晶体层的与所述第二隔离层相接的区域施加的电压作为背栅电压作用于所述第二MISFET。

6.根据权利要求1所述的半导体器件，其中：

所述第一半导体晶体层由IV族半导体晶体构成，所述第一MISFET为P沟道型MISFET；

所述第二半导体晶体层由III-V族化合物半导体晶体构成，所述第二MISFET为N沟道型MISFET。

7.根据权利要求1所述的半导体器件，其中：

所述第一半导体晶体层由III-V族化合物半导体晶体构成，所述第一MISFET为N沟道型MISFET；

所述第二半导体晶体层由IV族半导体晶体构成，所述第二MISFET为P沟道型MISFET。

8.一种半导体基板，是用于权利要求1所述的半导体器件的半导体基板，包括：所述基底基板、所述第一半导体晶体层及所述第二半导体晶体层；

所述第一半导体晶体层位于所述基底基板的上方；

所述第二半导体晶体层位于所述第一半导体晶体层的一部分或全部的上方。

9.根据权利要求8所述的半导体基板，进一步包括：

第一隔离层，位于所述基底基板与所述第一半导体晶体层之间，用于将所述基底基板与所述第一半导体晶体层电隔离；以及

第二隔离层，位于所述第一半导体晶体层与所述第二半导体晶体层之间，用于将所述第一半导体晶体层与所述第二半导体晶体层电隔离。

10.根据权利要求9所述的半导体基板，其中，

所述第一隔离层由非晶质绝缘体构成。