[发明专利]半导体器件、半导体基板、半导体基板的制造方法及半导体器件的制造方法

说明书

技术领域

本发明涉及半导体器件、半导体基板、半导体基板的制造方法及半导体器件的制造方法。另外，本申请是在平成22年度，由独立行政法人新能源·产业技术综合开发机构委托研究的“纳米电子半导体新材料·新结构纳米电子器件技术开发硅平台上III-V族半导体沟道晶体管技术研究开发”，适用于产业技术能力强化法第19条的专利申请。

背景技术

GaAs、InGaAs等III-V族化合物半导体具有高电子迁移率，Ge、SiGe等IV族半导体具有高空穴迁移率。因此，由III-V族化合物半导体构成N沟道型的MOSFET（Metal-Oxide-Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管），如果是由IV族半导体构成P沟道型的MOSFET，则能够实现具备高性能的CMOSFET（Complementary Metal-Oxide-Semiconductor Field Effect Transistor，互补金属氧化物半导体场效应晶体管）。非专利文献1中公开了在单个基板上形成有以III-V族化合物半导体为沟道的N沟道型MOSFET和以Ge为沟道的P沟道型MOSFET的CMOSFET结构。

非专利文献1：S.Takagi,et al.,SSE,vol.51,pp.526-536,2007.

发明内容

发明要解决的问题:

为了将以III-V族化合物半导体为沟道的N沟道型MISFET（Metal-Insulator-Semiconductor Field-Effect Transistor，金属-绝缘体-半导体场效应晶体管）（以下简称为“nMISFET”）和以IV族半导体为沟道的P沟道型MISFET（以下简称为：“pMISFET”）形成于一个基板上，就需要有将nMISFET用的III-V族化合物半导体和pMISFET用的IV族半导体形成于同一基板上的技术。当考虑到制造LSI（Large Scale Integration，大规模集成电路）时，优选将nMISFET用的III-V族化合物半导体晶体层和pMISFET用的IV族半导体晶体层形成于可利用现有制造装置和现有工艺的硅基板上。

另外，为了将由nMISFET和pMISFET构成的CMISFET（Complementary Metal-Insulator-Semiconductor Field-Effect Transistor）低价格且高效率地制造成LSI，优选要采用同时形成nMISFET和pMISFET的制造过程。尤其是，如果能够同时形成nMISFET的源极和漏极以及pMISFET的源极和漏极，则能够简化工艺，削减成本，并同时能够容易地应对元件的微细化。

例如，在nMISFET的源漏极形成区域及pMISFET的源漏极形成区域将作为源漏极的材料形成为薄膜，进而通过光刻等进行构图成形，从而能够同时形成nMISFET的源极和漏极以及pMISFET的源极和漏极。然而，在形成有nMISFET的III-V族化合物半导体晶体层与形成有pMISFET的IV族半导体晶体层中，构成材料不同。因此，nMISFET或pMISFET的一方或双方的源漏极区域的电阻变大，或者nMISFET或pMISFET的一方或双方的源漏极区域与源漏极之间的接触电阻变大。因此很难减小nMISFET和pMISFET双方的源漏极区域的电阻或与源漏极接触的电阻。

本发明的目的是提供一种半导体器件及其制造方法，当在一个基板上形成由沟道为III-V族化合物半导体的nMISFET和沟道为IV族半导体的pMISFET构成的CMISFET时，同时形成nMISFET和pMISFET的各个源极及各个漏极，并且减小源漏极区域的电阻或与源漏极接触的电阻。而且，该目的还在于提供一种适用于这种技术的半导体基板。

解决问题的方案: