[发明专利]对具有最小纵向互连的混合图像传感器使用堆叠方案的像素阵列区域最优化

权利要求书

1.一种成像传感器，包括：

多个基板；

像素阵列；以及

多个支持电路；

其中，所述多个基板的第一基板包括所述像素阵列；

其中，所述多个支持电路设置在相对于所述第一基板远距离设置的第二后续支持基板上；

其中，所述多个支持电路与所述像素阵列电连接并且电通信；

其中，所述第二后续支持基板被设置为相对于待成像物体而在所述像素阵列后面；

其中，所述像素阵列包括多个像素列，每个像素列包括多个检测元件，其中，每像素列一条像素列总线；

其中，所述第二后续支持基板包括多个电路列，其中，每电路列一条电路列总线；

其中，每条像素列总线和每条电路列总线重叠，使得每条像素列总线和每条对应的电路列总线大致对齐；并且

其中，至少一个互连提供每条像素列总线和每条对应的电路列总线之间的电连接，并且其中，所述互连位于沿重叠的像素列总线和电路列总线的路径的任何地方。

2.根据权利要求1所述的成像传感器，其中，在一条像素列总线和一条电路列总线之间的所述电连接由单个互连实现。

3.根据权利要求1所述的成像传感器，其中，在一条像素列总线和一条电路列总线之间的所述电连接由两个互连实现。

4.根据权利要求1所述的成像传感器，其中，所述成像传感器是背面照明的。

5.根据权利要求1所述的成像传感器，其中，所述多个基板还包括多个后续支持基板。

6.根据权利要求1所述的成像传感器，其中，所述像素阵列覆盖所述第一基板的表面的相当大部分。

7.根据权利要求1所述的成像传感器，其中，所述像素阵列覆盖超过所述第一基板的表面的百分之二十五。

8.根据权利要求1所述的成像传感器，其中，所述支持电路中的一个支持电路是模数转换器。

9.根据权利要求1所述的成像传感器，其中，所述支持电路中的一个支持电路是放大器电路。

10.根据权利要求1所述的成像传感器，其中，所述支持基板与所述第一基板以堆叠构造对齐。

11.根据权利要求1所述的成像传感器，其中，所述第二后续支持基板设置在所述第一基板后面并且从所述第一基板横向地移位。

12.根据权利要求4所述的成像传感器，其中，所述第一基板主要由硅材料制成。

13.根据权利要求4所述的成像传感器，其中，所述第一基板主要由“高阻抗”半导体材料例如碲化镉制成。

14.根据权利要求4所述的成像传感器，其中，所述第一基板由III-V半导体材料制成。

15.根据权利要求5所述的成像传感器，其中，所述第一基板和所述多个后续支持基板对齐堆叠，以使得在多层堆叠中形成多个通信列。

16.一种成像传感器，包括：

多个基板；

像素阵列；以及

多个支持电路；

其中，所述多个基板的第一基板包括所述像素阵列；

其中，所述多个支持电路设置在相对于所述第一基板远距离设置的第二后续支持基板上；

其中，所述多个支持电路与所述像素阵列电连接并且电通信；

其中，所述第二后续支持基板被设置为相对于待成像物体而在所述像素阵列后面；

其中，所述像素阵列覆盖所述第一基板的第一表面的大部分；

其中，所述像素阵列包括多个像素列，每个像素列包括多个检测元件，其中，每像素列一条像素列总线；

其中，所述第二后续支持基板包括多个电路列，其中，每电路列一条电路列总线；

其中，每条像素列总线和每条电路列总线重叠，使得每条像素列总线和每条对应的电路列总线大致对齐；并且

其中，至少一个互连提供每条像素列总线和每条对应的电路列总线之间的电连接，并且所述互连位于沿重叠的像素列总线和电路列总线的路径的任何地方。

17.根据权利要求16所述的成像传感器，其中，在一条像素列总线和一条电路列总线之间的所述电连接由单个互连实现。