[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及具备SiC-IGBT（Insulated Gate Bipolar Semiconductor）的半导体装置及其制造方法。

背景技术

近年来，主要在电机控制系统、电力变换系统等各种电力电子领域的系统中使用的SiC半导体装置受到瞩目。

例如，专利文献1公开了包括p型SiC基板（集电极层）、在SiC基板上形成的n型的漂移层、在漂移层的上部形成的p型的基底（base）区域、在基底区域的上部形成的n型的发射极区域的纵型的IGBT。

此外，专利文献2公开了包括n+型SiC基板、在SiC基板上形成的n-型的基底层、在基底层的表层部形成的p型的体区域、在体区域的表层部形成的n+型的源极区域、从基底层的表面贯通源极区域和体区域的栅极沟槽以及隔着栅极绝缘膜埋设于栅极沟槽的栅极电极的沟槽栅极型MOSFET。

现有技术文献

专利文献

专利文献1：日本特开2011-49267号公报；

专利文献2：日本特开2011-44688号公报；

专利文献3：日本特开2010-251517号公报；

专利文献4：日本特开2010-74051号公报。

发明内容

用于解决课题的方案

本发明的半导体装置包括：形成有SiC-IGBT（Insulated Gate Bipolar Semiconductor：绝缘栅双极型晶体管）的半导体芯片，该SiC-IGBT包括：SiC半导体层，具有表面和背面；第一导电型的集电极区域，以在所述SiC半导体层的所述背面侧露出的方式形成；第二导电型的基底区域，以相对于所述集电极区域在所述SiC半导体层的所述表面侧与所述集电极区域相接的方式形成；第一导电型的沟道区域，以相对于所述基底区域在所述SiC半导体层的所述表面侧与所述基底区域相接的方式形成；第二导电型的发射极区域，以相对于所述沟道区域在所述SiC半导体层的所述表面侧与所述沟道区域相接的方式形成，形成所述SiC半导体层的所述表面的一部分；集电极电极，以与所述SiC半导体层的所述背面相接的方式形成，与所述集电极区域连接；发射极电极，以与所述SiC半导体层的所述表面相接的方式形成，与所述发射极区域连接；MOSFET（Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管），包括与所述发射极电极电连接的第二导电型的源极区域和与所述集电极电极电连接的第二导电型的漏极区域，并且与所述SiC-IGBT并联连接。

在SiC-IGBT中，从集电极区域向基底区域注入电子或空穴，在基底区域发生电导率调制，所以，能实现基底区域的低导通电阻化。因此，为了提高IGBT的耐受电压而降低基底区域的杂质浓度，即使起因于该杂质浓度，基底区域本来的电阻值变高，也能维持充分低的导通电阻。其结果是，与SiC-MOSFET相比，作为在高耐受电压区域使用的元件是有效的。

另一方面，与Si相比，SiC的pn势垒高，因此，在低电流区域（例如，4A以下的电流区域）使用SiC-IGBT的情况下，需要高的导通电压。这与SiC-MOSFET相比也是非常高的值。虽然SiC-MOSFET使用SiC，但是与IGBT不同，由于导通电流从初始阶段开始就线性地增加，所以，在低电流区域不会特别地变得不利。例如，在1A左右的电流区域使用的情况下，SiC-MOSFET的导通电压为约0.8V、Si-IGBT的导通电压为约1.3V，相对于此，SiC-IGBT的导通电压为3.5V，有大约4倍左右的差异。

因此，根据本发明的半导体装置，对于SiC-IGBT并联方式连接有MOSFET。由此，通过使SiC-IGBT或MOSFET导通，从而能使电流流过半导体装置。因此，在低电流区域使用半导体装置时，能用MOSFET的导通电压使半导体装置工作，所以，能减低低电流区域中的导通电压。

另外，关于与SiC-IGBT连接的MOSFET，除了SiC-MOSFET、Si-MOSFET等Si类MOSFET以外，还可以是GaN类MOSFET、GaAs类MOSFET。在这些之中，优选是SiC-MOSFET。如果是SiC-MOSFET，就能将SiC-IGBT和SiC-MOSFET集中在同一半导体芯片。