[发明专利]集成电路

权利要求书

1.一种集成电路，包括：

阵列，在所述阵列中，多个单位单元按矩阵布置，每个所述单位单元具有预定形状，其中：

每个单位单元包括逻辑重配置元件、用于确定所述逻辑重配置元件的逻辑的存储器元件、连接到所述逻辑重配置元件的多个输入端子、以及连接到所述逻辑重配置元件的多个输出端子；

在所述矩阵的所述单位单元中，每行中的所述单位单元移位预定间距以构成所述阵列，

构成所述阵列的所述单位单元之间的电连接具有以下结构：

（1）一个单位单元的输入端子电连接到第一相邻单位单元的输出端子，所述第一相邻单位单元布置成在列方向上相邻于所述一个单位单元，并在行方向上相对于所述一个单位单元移位所述预定间距；

（2）所述一个单位单元的另一输入端子电连接到第二相邻单位单元的输出端子，所述第二相邻单位单元布置成在所述行方向上相邻于所述一个单位单元；以及

（3）在所述（1）中定义的连接和在所述（2）中定义的连接应用于所述阵列的除了所述一个单位单元之外的单位单元。

2.根据权利要求1所述的集成电路，其中：

所述集成电路包括多个所述阵列；

所述集成电路包括电连接所述阵列的接口电路；并且

所述集成电路经由所述接口电路执行所述阵列之间的信号通信。

3.根据权利要求2所述的集成电路，其中：

所述接口电路包括用于存储从所述阵列输出的数据的存储器元件，并具有信号旁路功能以将信号旁路到所述存储器元件的输出端子，所述信号在预定信号施加到所述存储器元件的预定端子时输入到所述存储器元件的输入端子；

当所述预定信号施加到所述存储器元件的所述预定端子时，所述接口电路旁路在由所述接口电路连接的所述阵列之间的信号通信；并且当不旁路所述信号通信时，所述接口电路作为存储从所述阵列输出的数据的顺序电路而操作。

4.根据权利要求1-3中的任一项所述的集成电路，其中：

在所述阵列中，所述单位单元的输出端子连接到任意另一单位单元的输入端子，所述任意另一单位单元相对于所述单位单元布置在下一下部行中且布置在行方向上。

5.根据权利要求1-4中的任一项所述的集成电路，其中：

用于确定所述逻辑重配置元件的逻辑的存储器元件包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管，并具有以下结构：

（1）所述第一PMOS晶体管的漏极和所述第一NMOS晶体管的漏极相互连接，并连接到所述第二PMOS晶体管的栅极和所述第二NMOS晶体管的栅极；

（2）所述第二PMOS晶体管的漏极和所述第二NMOS晶体管的漏极相互连接，并连接到所述第一PMOS晶体管的栅极，并用作输出端子；

（3）所述第一PMOS晶体管的源极用作所述逻辑配置元件的用于逻辑配置数据的输入端子；

（4）所述第一NMOS晶体管的源极连接到GND，且所述第二PMOS晶体管的源极连接到电源；

（5）所述第一PMOS晶体管的栅极起到数据输入的控制栅极的作用；

（6）在初始状态下，所述第二NMOS晶体管的源极连接到电源电平；以及

（7）在保持数据被确定之后，所述第二NMOS晶体管的源极的电位从所述电源电平转变到GND电平；以及

（8）所述存储器元件根据所述（1）到（7）来构造。