[发明专利]微电子器件

说明书

技术领域

本发明总体上涉及微电子器件领域。更具体地，本发明涉及用于大的电子部件阵列中的微电子器件。

背景技术

为了增加存储器技术（易失性和非易失性）的密度，交叉点设计是优选的。在这种最优化的设计中，字线和位线（下文中称为存储器线）以等于2F的最小间距延伸，其中F是指光刻最小特征尺寸（feature size）（例如，32nm），并且存储元件被放置在这些垂直取向的存储器线之间的它们的交叉点处。在这种存储器技术中存在两种可能的设计：

（a）纳米-交叉（nano-crossbar）设计：是指这样的设计：其中，存储器线以亚光刻间距延伸。在该设计中，存储器基元（memory cell）面积从4F²减小到4F_s²，其中2F_s是纳米级间距并且F_s<<F，其中F是上述光刻最小特征尺寸。先前的研究详细描述了这些亚光刻特征如何与光刻界定的字线和位线驱动器/解码器电路对接。

（b）3D设计：是指这样的设计：其中，存储器线以光刻间距延伸，设置多个存储器层。这些基元的有效面积因此为4F²/n，其中n是层叠的存储器层的数目。

在上述的任一种设计情况下，在存储器线的交叉处需要两个器件部件：

（a）存储器元件：是指用于存储数据/信息的元件。此处存在很多选择（包括，例如，相变存储器（PCM）、MRAM、电阻式RAM、固体电解质存储器、FeRAM等），一种有前景的存储器节点材料是PCM。

（b）整流元件或存取器件：由于并不是在每个交叉点处都设置晶体管，需要器件来进行整流（呈现非线性）。这确保位于未被选择的字线和位线上的存储器基元不会被非故意地编程或彼此短路，并且不泄漏显著量的电流。

对于大多数有前景的存储器材料，对于20-40nm范围内的临界尺寸（CD），需要的编程电流密度在10⁷-10⁸A/cm²的量级。图1示例出了对于在电流通过时可控地改变相的电阻式存储器元件，复位电流和复位电流密度与临界尺寸的关系图。从图1可以看出，电流随着按比例缩小而减小，但是电流密度由于随着按比例缩小而增加的热损而显著增加。

应当注意，由于PCM CD小于F（为了最小化复位电流以及最小化邻近效应），串联二极管中的有效电流密度一定程度地更小。如果PCM CD的范围为0.5F（间距的1/4）到0.66F（间距的1/3），则二极管中的复位电流将为较小的2.25X到4X。然而，这种电流密度仍极高。

能够用于整流的最公知的单晶硅p-n和肖特基二极管在低电压下提供1-2x10⁷A/cm²。该极限来自于多种不同因素，这些因素包括p-n结中的高水平注入效应以及（一个或多个）掺杂区的串联电阻等。这是小于大多数电阻式存储器元件所需的量值的量级。此外，能够在中间制程（MOL）或后端制程（BEOL）较低温度工艺中制造的二极管的质量通常差得多，这是因为它们必须在具有低得多的迁移率的非晶或多晶硅中制造。这些考虑阻碍了单晶硅或其它硅材料中的p-n结用作大电流存储器元件（尤其在3D中）的整流器。

此外，流过未被选择的基元的电流必须小以防止阵列干扰和减小编程功率。通常，需要远超过字线（WL）或位线（BL）上的元件数目的10倍的整流比。换言之，对于典型的Mbit阵列，需要10000或更高的整流比（优选超过10⁷）。整流比是偏置的函数，这是因为漏损量是偏置的函数。

当前受让人开发的一种方案涉及使用固体电解质（SE）器件元件（参见例如美国专利7,382,647）作为用于PCM的存取（二极管）元件。这种途径的优点是高导通/关断（ON/OFF）比，因为SE能够在导通状态下提供高电流（因为其具有桥接两个电极的金属丝）以及低关断电流。然而，该途径的缺点包括：

（a）需要明确的擦除步骤来擦除所述金属丝，其中这种擦除步骤会是相当慢的（例如，擦除厚的金属丝需要数百微秒），以及

（b）大电流编程期间SE元件的可靠性/耐久性低。

此外，存在其它包含密集的部件阵列的电子应用，例如液晶显示器（LCD）和有机发光二极管（OLED）阵列，它们需要可提供单个（或多个）元件可访问性且同时阻断通过半选择的（half-selected）或未选择的元件的多个电流路径的存取元件（access element）。