[发明专利]半导体装置

说明书

本发明公开了一种沟槽栅绝缘栅型半导体装置，所述半导体装置包括：活性区域（30），其中具有由p基极层（2）、n+发射极区域（8）、沟槽（3）、栅氧化膜（10）和掺杂多晶硅栅电极（11）构成的沟槽栅结构。p型延伸区域（C），设置在包围多个沟槽（3）的外周，并且将p基极层（2）向边缘终端结构区域（40）延伸而构成。p型延伸区域（C）包括与多个沟槽（3）同时形成的1个以上的外周环状沟槽（3a）。外周环状沟槽（3a）和最外侧的沟槽（3）之间的第2间隔或者相邻的外周环状沟槽（3a）之间的第2间隔（b）小于相邻的沟槽（3）之间的第1间隔（a）。因此，本发明的半导体装置在抑制耐压降低的同时，能够提高截止时的破坏耐量。

技术领域

本发明涉及具有沟槽栅的电力用半导体装置。

背景技术

随着电力转换装置的低消耗电力化的进步，对于在电力转换装置中起重要作用的功率半导体装置(开关器件)的低消耗电力化也很期待。近年来，作为对这样的低消费电力化能够做出巨大贡献的半导体装置，具有能够显著地提高沟槽密度的沟槽栅结构的功率绝缘栅型(MOS型)半导体装置已经投入应用。在具有该沟槽栅结构的功率MOS型半导体装置中包括以功率MOSFET(绝缘栅型场效应晶体管)为中心的IGBT(绝缘栅型双极晶体管)等。

IGBT等双极型半导体装置不仅采用了为提高沟槽密度的沟槽栅结构，进一步地，采用了使从集电极侧注入的空穴难以进入到发射电极的结构，即，减小与发射极电极电连接的发射极区域的面积比率的结构。换句话说，双极型半导体装置采用了相对地增大浮置区域的面积的结构，所述浮置区域与发射极区域在同一表面内的不同区域中形成，并且与发射极电极绝缘。因为通过这种结构能够获得向漂移层的发射极一侧流动的载流子的存储效应，所以即使在和普通的高耐压半导体装置一样通过厚的漂移层能容易地提高导通电压的层结构中，也可能降低导通电压和固定损失。

将参照图3和图4描述这种沟槽栅型IGBT的结构。图3是示出现有的沟槽栅型IGBT的主要部分的结构的剖面图。图4是示出现有的沟槽栅型IGBT的主要部分的结构的平面图。在图4中示出包括活性区域30(一部分)和设置在活性区域30的周边的边缘终端结构区域40(一部分)的区域的主要部分的平面图。图3是沿着图4的B-B’线截取的剖面图。为了使表面的结构图案易于观察，在图4的主要平面图中省略了最上面的铝电极和铝电极下面的氧化硅膜。

如图3和图4所示，在活性区域30内，尤其是在构成主电流路径的区域中，将p基极层2(p沟道层)和n+发射极区域8设置在作为n-漂移层1(n-基体层)的半导体基板的正表面上。进一步地，设置有沟槽3，该沟槽3深度比从p基极层2和n+发射极区域8的表面到p基极层2的深度更深。多个沟槽3沿着n-漂移层1的表面(半导体基板的正表面一侧的面)以预定的间隔a形成。将掺杂多晶硅栅电极11隔着栅氧化膜10埋设在该沟槽3内，从而形成沟槽栅。

将层间绝缘膜4形成在n-漂移层1的表面上，以覆盖沟槽3内的掺杂多晶硅栅电极11的上部(露出部分)。而且，隔着层间绝缘膜4使作为发射极电极5的金属膜层积在n-漂移层1的表面上。将作为发射极电极5的金属膜沉积在n+发射极区域8和p基极层2的表面上以共同接触其表面。将p+集电极层13形成在作为n-漂移层1(n-基体层)的半导体基板的背面的表面层上。p+集电极层13的表面与集电极电极6欧姆接触。

在很多情况下，沟槽栅型IGBT包括位于p基极层2的内部的p+接触层9，以提高锁定(latch up)耐量。进一步地，优选为在n-漂移层1和p+集电极层13之间包括n+缓冲层14，以减小高阻抗的n-漂移层的厚度的结构。在活性区域30的外周端部，具有使p基极层2朝边缘终端结构区域40侧延伸的p型延伸区域C。在p型延伸区域C中不设置沟槽3。

在p型延伸区域C的表面(半导体基板的正表面一侧的面)上设置有：隔着栅氧化膜10层积有栅极滑槽用的掺杂多晶硅栅电极11的区域；以及发射极电极接触孔21，是使发射极电极5与硅表面直接接触的氧化膜的开口部。栅极滑槽用的掺杂多晶硅栅电极11与前述的沟槽栅结构用的掺杂多晶硅栅电极11同时形成。