[发明专利]纠错解码装置无效
| 申请号： | 201280040174.X | 申请日： | 2012-06-26 |
| 公开（公告）号： | CN103733521A | 公开（公告）日： | 2014-04-16 |
| 发明（设计）人： | 中村隆彦;松本涉 | 申请（专利权）人： | 三菱电机株式会社 |
| 主分类号： | H03M13/15 | 分类号： | H03M13/15 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 于丽 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 纠错 解码 装置 | ||
1.一种纠错解码装置，其特征在于，包括：
校验子生成部，将接收数据除以生成多项式而得到的余数多项式的系数计算为校验子；
信息比特错误模式生成单元，生成信息比特的所有错误模式；
校验比特错误模式生成部，将来自该信息比特错误模式生成部的各信息比特的错误模式作为接收序列，进行校验子的生成，并且根据该校验子和来自校验子生成部的校验子，计算校验比特的错误模式；以及
纠错部，对于信息比特与校验比特的错误模式的权重为比预先决定的值更小的码的组合，纠正已生成的错误模式。
2.一种纠错解码装置，其特征在于，包括：
校验子生成部，将接收数据除以生成多项式而得到的余数多项式的系数计算为校验子；
信息比特错误模式生成单元，生成信息比特的所有错误模式；
校验比特错误模式生成部，将校验比特部分设为0，将来自该信息比特错误模式生成部的各信息比特的错误模式作为接收序列，进行校验子的生成，并且根据该校验子和来自校验子生成部的校验子，计算校验比特的错误模式；以及
纠错部，生成信息比特与校验比特的错误模式的权重为比预先决定的值更小的码的组合的错误模式，在所述错误模式有多个的情况下，选择纠错比特数最小的错误模式，纠正被选择的错误模式。
3.一种纠错解码装置，其特征在于，包括：
校验子生成部，将接收数据除以生成多项式而得到的余数多项式的系数计算为校验子；
信息比特错误模式生成单元，生成信息比特的所有错误模式；
校验比特错误模式生成部，将校验比特部分设为0，将来自该信息比特错误模式生成部的各信息比特的错误模式作为接收序列，进行校验子的生成，并且根据该校验子和来自校验子生成部的校验子，计算校验比特的错误模式；
纠错部，生成信息比特与校验比特的错误模式的权重为比预先决定的值更小的码的组合的错误模式，针对这些错误模式全部进行纠正；
解码结果存储器，保持纠错部进行了纠正的所有结果；以及
解码结果选择部，对于多个接收字的解码结果进行检错处理，将没有检测到错误的解码结果的组合作为最终的解码结果进行输出。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社，未经三菱电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201280040174.X/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
