[发明专利]纠错解码装置

说明书

技术领域

本发明涉及一种纠正数字数据传送中的接收数据的符号错误并进行解码的纠错解码装置。

背景技术

在以往的纠错解码装置中，关于超过利用符号的最小距离而决定的可纠错比特数时的纠正，对于根据接收序列所计算的校验子，预先将可唯一地确定的错误模式（error pattern）存储于ROM（只读存储器），从而导出错误向量进行纠错（例如专利文献1）。

另外，对于进行超过利用符号的最小距离而决定的可纠错比特数时的纠正的其它方法的情况，根据从接收序列所计算的校验子进行硬判决解码的结果、以及利用似然信息进行软判决解码的结果，进行超过通过符号的最小距离而决定的可纠错比特数时的纠错（例如专利文献2）。

现有技术文献

专利文献

专利文献1：日本特开平4-88725号公报

专利文献2：日本特开平10-256919号公报

发明内容

发明所要解决的技术问题

在如以往的专利文献1所示的纠错解码装置中，对于校验子需要用于输出错误模式的ROM，在为了提高纠错能力而使用将纠错码的校验比特数取得较大的符号的情况下，存在如下问题：为了使校验子的比特宽度变大而ROM的容量变大。

本发明是为了解决上述技术问题而作出的，所以在校验比特长度大的情况下，不必使用存储器就能够进行超过通过符号的最小距离而决定的可纠错比特数时的纠正。

另外，在如以往的专利文献2所示的纠错解码装置中，需要根据接收状态来生成软判决信息的软判决生成电路和软判决解码装置，而有电路规模变大的问题。

本发明是为了解决上述技术问题而作出的，所以通过只进行硬判决信息的解码，就能够削减电路规模，并且进行超过通过符号的最小距离而决定的可纠错比特数时的纠正。

用于解决技术问题的技术方案

本发明的纠错解码装置，包括：校验子生成部，将接收数据除以生成多项式而得到的余数多项式的系数计算为校验子；信息比特错误模式生成单元，生成信息比特的所有错误模式；校验比特错误模式生成部，将校验比特部分全设为0，对于信息比特部分，进行在将来自所述信息比特错误模式生成部的各信息比特的错误模式作为接收序列时的校验子的生成，并且根据该校验子和来自校验子生成部的校验子计算校验比特的错误模式；以及纠错部，对于信息比特与校验比特的错误模式的权重为比预先决定的值更小的码的组合，纠正已生成的错误模式。

发明效果

根据本发明的纠错解码装置，由于对于信息比特部的所有错误模式，根据生成的校验子值生成校验比特部分的错误模式，在整体的错误比特数比预先决定的阈值更小的情况下进行纠错，因此具有如下效果：通过将阈值的值取为比通过符号的最小距离而决定的错误比特数更大的比特数，即使不具有从校验子直接输出错误模式的ROM也能够产生错误模式，通过将阈值的值取为比通过符号的最小距离而决定的可纠错比特数更大的值，能够提高纠错能力。

附图说明

图1为本发明的实施方式1的纠错解码装置的框图。

图2为本发明的实施方式2的纠错解码装置的框图。

图3为本发明的实施方式3的纠错解码装置的框图。

图4为利用本发明的纠错解码装置生成秘钥信息的秘钥生成装置的框图。

图5为利用本发明的纠错解码装置生成秘钥信息的另一秘钥生成装置的框图。

具体实施方式

实施方式1.

图1为示出本发明的实施方式1的纠错解码装置的框图。在图1中，1为对于n比特的接收字输入生成校验子的校验子生成部；2为用于保持n比特的己接收的数据的接收字保持部；3为对于k比特的信息比特的错误模式生成2k种的所有错误模式的信息比特错误模式生成部；4为根据由信息比特错误模式生成部3所生成的信息比特错误模式和由校验子生成部1所生成的校验子生成（n-k）比特的校验比特部的错误模式的校验比特错误模式生成部；5为根据由信息比特错误模式生成部3所生成的信息比特错误模式和由校验比特错误模式生成部4所生成的校验比特部的错误模式来对接收字整体的错误比特数进行计数的错误计数部。