[发明专利]垂直存储器单元

说明书

相关申请案交叉参考

本申请案涉及2010年3月2日申请的标题为“绝缘体上半导体-金属结构、形成此类结构的方法及包含此类结构的半导体装置(SEMICONDUCTOR-METAL-ON-INSULATOR STRUCTURES,METHODS OF FORMING SUCH STRUCTURES，AND SEMICONDUCTOR DEVICES INCLUDING SUCH STRUCTURES)”的同在申请中的第12／715,704号美国专利申请案，此专利申请案的揭示内容以全文引用的方式并入本文中。

技术领域

本发明一股来说涉及半导体存储器装置及方法，且更特定来说，涉及垂直存储器单元结构、装置及形成方法。

背景技术

存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻性存储器及快闪存储器以及其它存储器。电阻性存储器的类型包含可编程导体存储器及电阻性随机存取存储器(RRAM)以及其它存储器。

存储器装置用作需要高存储器密度、高可靠性及在无电力的情况下的数据保留的宽广范围的电子应用的非易失性存储器。举例来说，非易失性存储器可用于个人计算机、便携式存储器棒、固态驱动器(SSD)、数码相机、蜂窝式电话、便携式音乐播放器(例如MP3播放器)、电影播放器及其它电子装置。

垂直存储器单元可包含邻近控制栅极的电浮动主体区域。所述电浮动主体区域可存储电荷。存储于电浮动主体区域中的电荷的存在或不存在可分别表示逻辑高或二进制“1”数据状态或者逻辑低或二进制“0”数据状态。

一股来说，电浮动主体区域的体积越大，其中可存储的电荷就越多。然而，随着在更小尺度上制造垂直存储器单元，电浮动主体区域的体积也减小。电荷可(举例来说)跨越电容泄漏路径(其跨越涉及电浮动主体区域及其它掺杂材料的结)从电浮动主体区域的体积泄漏。存在采用高级集成电路及／或使用改进性能、减少泄漏电流及增强总体按比例缩放的技术、材料及装置来制造高级集成电路的持续趋势。随着电浮动主体区域的体积减小，控制从电浮动主体区域的体积的电荷泄漏变得越来越重要，因为所存储电荷的总数量随着装置大小变小而减少。

附图说明

图1图解说明现有技术垂直存储器单元的横截面图。

图2A到2B图解说明根据本发明的实施例的垂直存储器单元的横截面图。

图3A到3H图解说明根据本发明的实施例与形成垂直存储器单元相关联的工艺阶段。

具体实施方式

本发明提供与垂直存储器单元相关联的形成方法、装置及设备。一种形成垂直存储器单元的实例性方法可包含在导体线上方形成半导体结构。所述半导体结构可具有第一区域，所述第一区域包含第一掺杂材料与第二掺杂材料之间的第一结。在所述半导体结构的第一对侧壁上于所述第一区域上面形成蚀刻保护材料。在第一尺寸上相对于所述半导体结构的主体区域减小第一区域的体积。

如本发明中所描述，具有邻近主体区域的减小体积的各种区域的垂直存储器单元将因而也具有减小的结横截面积。各种区域的减小的体积以及减小的结横截面积是相对于垂直存储器单元的主体区域而减小。减小结横截面积会减小跨越相应结的电容，借此减少所存储电荷远离主体区域的泄漏。

在本发明的以下详细描述中，参考形成本发明的一部分的随附图式，且在随附图式中以图解说明的方式展示可如何实践本发明的一个或一个以上实施例。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不背离本发明的范围的前提下作出程序、电及／或结构改变。

本文中的图遵循一编号惯例，其中第一个数字或前几个数字对应于图式的图编号，且其余数字识别图式中的元件或组件。不同图之间的类似元件或组件可通过使用类似数字来识别。如应了解，可添加、交换及／或消除本文中的各种实施例中所展示的元件以便提供本发明的若干个额外实施例。另外，所述图中所提供的元件的比例及相对尺度打算图解说明本发明的各种实施例且不应在限制意义上使用。