[发明专利]具有替换控制栅极和附加浮置栅极的非易失性存储器位单元

权利要求书

1.一种非易失性存储器位单元，包括：

包括源极、漏极和沟道区域的衬底；

在所述沟道区域上方的底部屏障；

在所述底部屏障上方的浮置栅极，所述浮置栅极覆盖所述沟道区域并且部分地在由至少两侧上的非传导材料构成的浅沟槽隔离之上延伸；

顶部屏障，在所述浮置栅极上方并且连接到所述底部屏障，从而所述浮置栅极被所述顶部屏障和底部屏障的组合包围；

电介质层，包括具有比所述顶部屏障的介电常数更高的介电常数的材料，所述电介质层覆盖所述顶部屏障并且延伸过所述浮置栅极以至少部分地包围所述顶部屏障、所述底部屏障和所述浮置栅极；以及

在所述电介质层的至少部分上方的控制栅极，所述控制栅极至少部分地包围所述顶部屏障、所述底部屏障和所述浮置栅极。

2.一种非易失性存储器位单元，包括：

包括源极、漏极和沟道区域的衬底；

在所述沟道区域上方的底部屏障；

在所述底部屏障上方的浮置栅极，所述浮置栅极覆盖所述沟道区域；

在所述浮置栅极上方的顶部屏障；

电介质层，包括具有比所述顶部屏障的介电常数更高的介电常数的材料，所述电介质层覆盖所述顶部屏障并且延伸过所述浮置栅极以至少部分地包围所述顶部屏障、所述底部屏障和所述浮置栅极；以及

在所述电介质层的至少部分上方的控制栅极，所述控制栅极至少部分地包围所述顶部屏障、所述底部屏障和所述浮置栅极。

3.根据权利要求2所述的非易失性存储器位单元，其中所述源极和漏极包括第一传导性类型，并且所述沟道区域包括第二传导性类型。

4.根据权利要求2所述的非易失性存储器位单元，其中连接所述顶部屏障和所述底部屏障，从而所述浮置栅极被所述顶部屏障和底部屏障的组合包围。

5.根据权利要求2所述的非易失性存储器位单元，其中所述源极区域和所述漏极区域中的每个区域包括轻度掺杂漏极（LDD）注入区域。

6.根据权利要求5所述的非易失性存储器位单元，其中所述LDD注入区域在所述电介质层和所述控制栅极下面部分地延伸。

7.根据权利要求5所述的非易失性存储器位单元，其中所述LDD注入区域在与所述电介质层相邻的、位于所述衬底上面的间隔物下面部分地延伸。

8.根据权利要求5所述的非易失性存储器位单元，其中所述LDD注入区域自对准到所述控制栅极，而所述控制栅极不自对准到所述浮置栅极。

9.根据权利要求2所述的非易失性存储器位单元，其中所述衬底包括绝缘体上硅（SOI）结构，并且其中所述源极区域和所述漏极区域中的每个区域包括与所述沟道区域相反极性的体区域。

10.根据权利要求9所述的非易失性存储器位单元，其中所述体区域在所述浮置栅极下面部分地延伸并且与所述沟道区域相邻。

11.根据权利要求2所述的非易失性存储器位单元，其中所述衬底包括体硅结构，并且其中所述源极区域和所述漏极区域中的每个区域包括与所述沟道区域相反极性的阱区域。

12.根据权利要求11所述的非易失性存储器位单元，其中所述阱区域在所述浮置栅极下面部分地延伸并且与所述沟道区域相邻。

13.根据权利要求2所述的非易失性存储器位单元，其中所述浮置栅极在由非传导材料构成的浅沟槽隔离之上部分地延伸。

14.根据权利要求13所述的非易失性存储器位单元，其中在所述浅沟槽隔离之上的所述浮置栅极的表面积使得在所述浮置栅极和所述控制栅极之间的电容在60%与90%之间并且包含60%和90%。

15.根据权利要求2所述的非易失性存储器位单元，其中所述控制栅极是金属替换栅极。

16.根据权利要求2所述的非易失性存储器位单元，其中所述控制栅极比所述浮置栅极更厚。

17.根据权利要求2所述的非易失性存储器位单元，其中也在具有在1.5V以下的最大操作电压的MOSFET中使用所述NVM单元中的所述高K电介质。

18.根据权利要求2所述的非易失性存储器位单元，其中所述沟道区域中的大多数电荷载流子通过经过所述浮置栅极的注入来置于其中。