[发明专利]采用用于结势垒阵列的元件的凹处的肖特基二极管

说明书

对相关申请的交叉引用

本申请与同此同时提交的题为“SCHOTTKY DIODE”的美国实用新型专利申请号    相关；并且与同此同时提交的题为“EDGE TERMINATION STRUCTURE EMPLOYING RECESSES FOR EDGE TERMINATION ELEMENTS”的美国实用新型专利申请号    相关，其公开通过引用以其全部被结合于此。

技术领域

本公开涉及半导体设备。

背景技术

肖特基二极管利用金属-半导体结，其提供肖特基势垒并且被创建在金属层和掺杂的半导体层之间。对于具有N型半导体层的肖特基二极管，金属层充当正极，并且N型半导体层充当负极。通常，肖特基二极管通过容易地在正向偏置方向上通过电流和在反向偏置方向上阻断电流而像传统p-n二极管一样起作用。在金属-半导体结处所提供的肖特基势垒提供优于p-n二极管的两个独特优点。首先，所述肖特基势垒与较低势垒高度相关联，所述较低势垒高度与较低正向电压降相互关联。因而，需要较小的正向电压来导通设备以及允许电流在正向偏置方向上流动。其次，所述肖特基势垒通常具有比可比的p-n二极管更小的电容。所述更低电容转化成比p-n二极管更高的开关速度。肖特基二极管是多数载流子设备并且不显出导致开关损耗的少数载流子行为。

不幸地，肖特基二极管传统上一直遭受相对低的反向偏置额定电压和高反向偏置漏电流。近年来，北卡罗莱纳、达勒姆的Cree公司已经引入一系列由碳化硅衬底和外延层所形成的肖特基二极管。这些设备已经并且继续通过增大反向偏置额定电压、降低反向偏置漏电流和增大正向偏置电流操控来推进本领域的发展状况。然而，仍然有进一步改进肖特基设备性能以及减少这些设备的成本的需要。

发明内容

本公开一般地涉及一种肖特基二极管，其具有衬底、在所述衬底之上所提供的漂移层和在所述衬底的活性区域之上所提供的肖特基层。结势垒阵列被提供在正好在所述肖特基层下方的漂移层中。所述结势垒阵列的元件通常是所述漂移层中的掺杂区域。为了增大这些掺杂区域的深度，单独凹处可以被形成在其中将形成所述结势垒阵列的元件的漂移层的表面中。一旦所述凹处被形成在所述漂移层中，则在所述凹处附近和底部处的区域被掺杂以形成所述结势垒阵列的相应元件。

用于肖特基层的金属和用于漂移层的半导体材料可以被选择以在所述漂移层和所述肖特基层之间提供低势垒高度的肖特基结。在一个实施例中，所述肖特基层由钽（Ta）形成并且所述漂移层由碳化硅形成。因而，所述肖特基结的势垒高度可以小于0.9电子伏特。其它材料也适合于形成所述肖特基层和所述漂移层。

在另一个实施例中，所述漂移层具有与所述活性区域相关联的第一表面并且提供边缘终端区域。所述边缘终端区域与所述活性区域基本上横向相邻，并且在某些实施例中可以完全或基本上围绕所述活性区域。所述漂移层掺杂有第一电导率类型的掺杂材料，并且所述边缘终端区域可以包括从所述第一表面延到所述漂移层中的边缘终端凹处。诸如若干同心保护环的边缘终端结构可以被形成在所述边缘终端凹处的底面中。掺杂井（doped well）可以被形成在所述边缘终端凹处的底部处的漂移层中。

在另一个实施例中，由于包括漂移层和肖特基层的上部外延结构被形成在衬底的顶面上，所以所述衬底是相对厚的。在形成所有或至少一部分上部外延结构之后，衬底的底部被移除以有效地使所述衬底“变薄”。因而，作为结果的肖特基二极管具有变薄的衬底，其中在所述变薄衬底的底部上可以形成负极接触。在所述肖特基层之上形成正极接触。

如同结势垒阵列的元件一样，凹处可以被提供在正好在所述保护环下方的漂移层中。台面保护环可以被提供在所有或一部分活性区域附近的漂移层中。所述台面保护环和所述保护环的元件通常是所述漂移层中的掺杂区域。为了增大这些掺杂区域的深度，单独凹处可以被形成在其中将形成所述台面保护环、保护环和结势垒阵列的元件的漂移层的表面中。一旦所述凹处被形成在所述漂移层中，则在所述凹处附近和底部处的区域被掺杂以形成所述台面保护环、保护环和结势垒阵列的相应元件。

附图说明

被结合在本说明书中并且形成本说明书的一部分的附图，并且与用来解释本公开的原理的描述一起说明本公开的若干方面。

图1是根据本公开的一个实施例的肖特基二极管的横截面视图。

图2是根据本公开的一个实施例的没有肖特基层和正极接触的肖特基二极管的顶视图。