[发明专利]肖特基二极管

说明书

对相关申请的交叉引用

本申请与同此同时提交的题为“EDGE TERMINATION STRUCTURE EMPLOYING RECESSES FOR EDGE TERMINATION ELEMENTS”的美国实用专利申请号      相关；并且与同此同时提交的题为“SCHOTTKY DIODE EMPLOYING RECESSES FOR ELEMENTS OF JUNCTION BARRIER ARRAY”的美国实用专利申请号      相关，其公开通过引用整体被结合于此。

技术领域

本公开涉及半导体器件。

背景技术

肖特基二极管利用金属半导体结，其提供肖特基位垒并且在金属层和掺杂半导体层之间被产生。对于具有N型半导体层的肖特基二极管，金属层充当阳极，并且N型半导体层充当阴极。通常，肖特基二极管通过容易地在正向偏置方向上传递电流和在反向偏置方向上阻断电流而像传统p-n二极管一样起作用。在金属半导体结处所提供的肖特基位垒提供优于p-n二极管的两个独特优点。首先，所述肖特基位垒与较低位垒高度相关联，所述较低位垒高度与较低正向电压降相互关联。因而，需要较小的正向电压来导通器件以及允许电流在正向偏置方向上流动。其次，所述肖特基位垒通常具有比可比的p-n二极管更小的电容。所述更低电容转化成比p-n二极管更高的开关速度。肖特基二极管是多数载流子器件并且不显出导致开关损耗的少数载流子行为。

不幸地，肖特基二极管传统上已遭受相对低的反向偏置额定电压和高反向偏置漏电流。近年来，北卡罗莱纳州的达勒姆的Cree公司已经引入一系列由碳化硅衬底和外延层所形成的肖特基二极管。这些器件已经并且继续通过增大反向偏置额定电压、降低反向偏置漏电流和增大正向偏置电流操纵来提升现有技术。然而，仍然有进一步改进肖特基器件性能以及减少这些器件的成本的需要。

发明内容

本公开总体上涉及肖特基二极管，其具有衬底、在所述衬底上所提供的漂移层和在所述漂移层的有源区域上所提供的肖特基层。用于肖特基层的金属和用于漂移层的半导体材料被选择以在漂移层和肖特基层之间提供低位垒高度肖特基结。

在一个实施例中，肖特基层由钽（Ta）形成并且漂移层由碳化硅形成。因而，所述肖特基结的位垒高度可以小于0.9电子伏特。其它材料适合于形成肖特基层和漂移层。

在另一个实施例中，漂移层具有与有源区域相关联的第一表面并且提供边缘终端区域。所述边缘终端区域与所述有源区域基本上横向相邻，并且在某些实施例中可以完全或基本上包围所述有源区域。所述漂移层掺杂有第一导电类型的掺杂材料，并且所述边缘终端区域可以包括从所述第一表面延伸到所述漂移层中的边缘终端凹进。可以在所述边缘终端凹进的底表面中形成诸如几个同心保护环的边缘终端结构。可以在所述边缘终端凹进的底部处的漂浮层中形成掺杂阱。

在另一个实施例中，由于包括漂移层和肖特基层的上部外延结构在衬底的顶表面上形成，所以所述衬底是相对厚的。在形成所有或至少一部分上部外延结构之后，衬底的底部部分被去除以有效地使所述衬底“变薄”。因而，所得到的肖特基二极管具有变薄的衬底，其中在所述变薄的衬底的底部上可以形成阴极接触。在所述肖特基层之上形成阳极接触。

还在其它实施例中，在正好在肖特基层下方的漂移区域中可以提供结位垒阵列并且在所有或一部分有源区域附近的漂移层中可以提供台面保护环。所述结位垒阵列、保护环和台面保护环的元件通常是漂移层中的掺杂区域。为了增大这些掺杂区域的深度，在其中将形成所述结位垒阵列、保护环和台面保护环的元件的漂移层的表面中可以形成单独凹进。一旦在漂移层中形成了凹进，在所述凹进附近和底部处的这些区域被掺杂以形成所述结位垒阵列、保护环和台面保护环的相应元件。

在阅读与附图相关联的以下详细描述之后，本领域技术人员将意识到本公开的范围和领会其附加方面。

附图说明

被结合在本说明书中并且形成本说明书的一部分的附图示出了本公开的几个方面，并且与描述一起用来解释本公开的原理。

图1是根据本公开的一个实施例的肖特基二极管的截面图。

图2是根据本公开的一个实施例的没有肖特基层和阳极接触的肖特基二极管的顶视图。

图3是根据本公开的第二实施例的没有肖特基层和阳极接触的肖特基二极管的顶视图。

图4是根据本公开的第三实施例的没有肖特基层和阳极接触的肖特基二极管的顶视图。