[发明专利]高速放大器

说明书

技术领域

本发明总体涉及高速放大器，更特别地，本发明涉及高速套筒式放大器。

背景技术

图1示出了常规的套筒式放大器100。所描述的套筒式放大器100通常包括差分输入对（其通常包含晶体管Q2和晶体管Q7）和若干偏置网络（其通常包含共源共栅的晶体管对Q1/Q6,Q3/Q8,Q4/Q9和Q5/Q10）。这些偏置网络一般被配置作为电流镜（每一个均被耦合到连接二极管的晶体管），或者可以被配置以使偏置BIAS1到BIAS4为偏置电压。通常，对高速应用（即，大于10GHz）而言，寄生效应（例如寄生电容）就会成为问题。特别是由晶体管Q1到Q4和Q6到Q9的配置所引起的寄生电容会造成信号恶化。

首先注意晶体管Q1-Q3与晶体管Q6-Q8之间的内部节点，偏置网络Q3/Q8和差分对Q2/Q7引入了寄生极点（其一般位于跨导与寄生电容CP的比率处）。寄生电容CP通常是晶体管Q2、Q3、Q7和Q8的栅极-漏极电容、源极-本体电容以及栅极-源极电容的线性组合（为了简洁的目的用寄生电容器CP1-CP6来表示）。通常，在每个支路中的电流为1mA，跨导为10mS并且总寄生电容为450fF的情况下，在3.5GHz处存在极点，并且在每个支路中的电流为600μA，跨导为6mS的情况下，并且由于存在450fF的总寄生电容，因此在2.1GHz处存在极点。由于施加到放大器100上的低输入参考噪声限制，该寄生电容通常很大。因此，需要对由偏置网络Q3/Q8和差分对Q2/Q7的寄生电容引入的极点进行补偿。

转向输入终端INP和INM，晶体管Q2和Q7中的每个都具有栅极-漏极寄生电容（用寄生电容器CP1和CP3表示）。这些栅极-漏极寄生电容CP1和CP3造成右半平面零点，该零点可以位于（例如）大约20GHz（即g_mdiff/CP）处。因此，需要对由差分输入对Q2/Q7的寄生电容引入的零点进行补偿。

在Kwan等人的US2002/0024382A1中描述了常规电路的一个示例。

发明内容

根据一个实施例，提供一种装置。该装置包含接收输入信号并产生输出信号的放大器，其中该放大器包括：接收输入信号的差分输入对；具有第一无源电极、第二无源电极和控制电极的第一晶体管，其中第一晶体管的第一无源电极耦合到差分对；以及具有第一无源电极、第二无源电极和控制电极的第二晶体管，其中第二晶体管的控制电极耦合到第一晶体管的控制电极，并且其中第二晶体管的第一无源电极耦合到差分输入对；以及前馈网络，该前馈网络具有耦合在第一晶体管的第一和第二无源电极之间的第一前馈电容器；和耦合在第二晶体管的第一和第二无源电极之间的第二前馈电容器。

根据一个实施例，所述放大器进一步包含：耦合到第一晶体管的第二无源电极的第一输出终端；耦合到第二晶体管的第二无源电极的第二输出终端；以及耦合到差分输入对的偏置网络。

根据一个实施例，第一和第二晶体管是MOS晶体管，并且其中第一和第二晶体管中的每个的第一无源电极、第二无源电极和控制电极分别是源极、漏极和栅极。

根据一个实施例，第一和第二晶体管进一步分别包括第一和第二PMOS晶体管。

根据一个实施例，差分输入对进一步包括：在其漏极耦合到第一PMOS晶体管的源极的第三PMOS晶体管，该第三PMOS晶体管在其栅极接收输入信号的第一部分；以及在其漏极耦合到第二PMOS晶体管的源极的第四PMOS晶体管，该第四POMS晶体管在其栅极接收输入信号的第二部分。

根据一个实施例，偏置网络进一步包括：在其漏极耦合到第三PMOS晶体管的源极的第五PMOS晶体管；以及在其漏极耦合到第四PMOS晶体管的源极并在其栅极耦合到第五PMOS晶体管的栅极的第六PMOS晶体管。

根据一个实施例，第一和第二前馈电容器进一步分别包括第一和第二金属-绝缘体-金属（MIM）电容器。

根据一个实施例，第一和第二MOS电容器中的每个的电容大约为3pF。