[发明专利]堆叠式封装体结构

说明书

相关申请的交叉引用

本公开内容要求于2012年8月13日提交的第13/584,027号美国专利申请的优先权，该美国专利申请要求于2011年8月19日提交的第61/525,521号美国临时专利申请的优先权，除了与本说明书不一致的那些部分(如果有)之外，出于所有目的而通过完全引用将该美国临时专利申请的全部说明书结合于此。

技术领域

本公开内容的实施例涉及堆叠式封装体(POP)结构并且更具体地涉及封装布置，这些封装布置并入具有裸片向下倒装(die-down flipped)结构的基部封装体。

背景技术

在本文中提供的背景技术描述是为了一般地呈现公开内容的背景。当前署名的发明人的工作在这一背景技术部分中描述的程度上以及该描述的可以在提交时未另外限定为现有技术的方面，既未明确地也未暗示地承认为相对于本公开内容的现有技术。

通常就许多多芯片封装布置而言，以堆叠式封装体(PoP)布置或者多芯片模块(MCM)布置之一来布置封装布置。这些封装布置往往相当厚(例如近似1.7毫米至2.0毫米)。

PoP布置可以包括在彼此上面组合两个或者更多封装体的集成电路。例如可以用两个或者更多存储器器件封装体来配置PoP布置。也可以利用在底部封装体中包括逻辑并且在顶部封装体中包括存储器(或者反之亦然)的混合逻辑存储器堆叠来配置PoP布置。

通常，与位于PoP布置的底部上的封装体(在本文中称为“底部封装体”)关联的裸片将位于底部封装体上方的封装体(在本文中称为“顶部封装体”)的覆盖面积(footprint)限制为某个尺寸。此外，这样的配置一般将顶部封装体限制为两行外围焊球。在图8中图示这样的封装布置800的示例并且该示例包括顶部封装体802和底部封装体804。正如可见，底部封装体804包括经由粘合剂810附着到衬底808的裸片806。裸片806用接线812经由接线键合工艺耦合到衬底808。提供焊球814用于将封装布置800耦合到另一衬底(未图示)，如例如印刷电路板(PCB)。顶部封装体802包括耦合到衬底818的裸片816。提供焊球820将顶部封装体802耦合到底部封装体804。顶部封装体802可以包括如果希望则一般为包封剂形式的外壳822。正如可见，可能由于存在底部封装体804的裸片806和外壳824(一般为包封剂的形式并且可以或者可以未被包括)而仅提供两行焊球820。因此，可能要求顶部封装体具有更大尺寸或者覆盖面积以在顶部封装体附着到底部封装体时避免底部封装体的裸片806。这样的封装布置800也可能对于顶部封装体802相对于裸片806和/或外壳824的间隙事项带来问题。

图9图示封装布置900的另一示例，其中已经用模具阵列工艺(Mold-Array-Process，MAP)创建底部封装体904。底部封装体904与图8的底部封装体804相似并且包括包封剂906。总体蚀刻包封剂906以暴露焊球908。备选地，蚀刻包封剂906，然后在开口910内沉积焊球908。这样的封装布置900同样由于存在裸片806和包封剂906而仅允许在顶部封装体802的外围周围包括两行焊球820。这样的封装布置800也可能对于顶部封装体802相对于裸片806和包封剂906的间隙事项以及相对于开口910的对准事项带来问题。

发明内容

在各种实施例中，本公开内容提供一种包括堆叠式封装体布置的堆叠式封装体结构，该堆叠式封装体布置包括底部封装体和第二封装体。第一封装体包括衬底层，该衬底层包括(i)顶部侧和(ii)与顶部侧相对的底部侧。另外，顶部侧限定基本上平坦的表面。第一封装体也包括耦合到衬底层的底部侧的裸片。第二封装体包括多行焊球，并且第二封装体经由多行焊球附着到衬底层的基本上平坦的表面。

本公开内容也提供一种方法，该方法包括提供包括衬底层的第一封装体。衬底层包括(i)顶部侧和(ii)与顶部侧相对的底部侧。衬底层的顶部侧限定基本上平坦的表面。第一封装体还包括耦合到衬底层的底部侧的裸片。该方法还包括：提供具有多行焊球的第二封装体，这些多行焊球附着到第二封装体的底表面；并且经由第二封装体的多行焊球将第二封装体附着到第一封装体的基本上平坦的表面。

附图说明

通过结合附图的以下具体描述，将容易理解本公开内容的实施例。为了有助于这一描述，相似标号表示相似结构单元。在附图的各图中通过示例而未通过限制来图示在本文中的实施例。

图1A示意地图示示例封装布置，该封装布置包括裸片向下倒装PoP结构的示例裸片布置。