[发明专利]集成电路、多核处理器装置以及集成电路的制造方法

权利要求书

1.一种集成电路，包括一个或一个以上被层叠的同一布局的芯片，

上述芯片具有硅贯通电极和与上述硅贯通电极连接的布线层，

当每隔两个上述芯片使上述硅贯通电极的端部与上述布线层相对置层叠时，上述硅贯通电极的端部位置与上述布线层的接触用焊盘的位置一致，

当每隔两个上述芯片使上述布线层彼此相对置层叠时，一方的上述布线层的接触用焊盘的位置与另一方的上述布线层的接触用焊盘的位置一致，

而且，上述芯片介由第一凸块与电路板连接，上述芯片中的第一数量的硅贯通电极与一个上述第一凸块连接，上述第一数量是2以上的自然数。

2.根据权利要求1所述的集成电路，其中

多个上述芯片被层叠。

3.根据权利要求2所述的集成电路，其中

上述芯片介由第二凸块与其他层叠芯片连接，

此时，在上述芯片中，第二数量的硅贯通电极与一个上述第二凸块连接，上述第二数量是比上述第一数量小的自然数。

4.根据权利要求3所述的集成电路，其中

在上述芯片中，多个硅贯通电极在上述第一凸块的直径内被集中配置。

5.根据权利要求4所述的集成电路，其中

在与一个上述第一凸块连接的第一数量的硅贯通电极中，包括冗余救济用硅贯通电极。

6.根据权利要求3所述的集成电路，其中

上述芯片的硅贯通电极不介由凸块而直接地与其他的层叠芯片的布线层连接。

7.一种集成电路，包括多个被层叠的同一布局的芯片，

上述芯片具有硅贯通电极和与上述硅贯通电极连接的布线层，

当每隔两个上述芯片使上述硅贯通电极的端部与上述布线层相对置层叠时，上述硅贯通电极的端部位置与上述布线层的接触用焊盘的位置一致，

当每隔两个上述芯片使上述布线层彼此相对置层叠时，一方的上述布线层的接触用焊盘的位置与另一方的上述布线层的接触用焊盘的位置一致，

而且，上述芯片

当与电路板连接时，介由第一凸块与电路板连接，上述芯片中的第一数量的硅贯通电极与一个上述第一凸块连接，上述第一数量是2以上的自然数，

当与其他层叠芯片连接时，介由第二凸块与其他的层叠芯片连接，上述芯片中的第二数量的硅贯通电极与一个上述第二凸块连接，上述第二数量是比上述第一数量小的自然数，

而且，上述芯片包括：

设定部，其设定针对这些硅贯通电极各自的输入电路的布线，以使与同一个凸块连接的硅贯通电极输出同一信号。

8.一种多核处理器装置，包括根据权利要求2所述的集成电路，

上述芯片由处理器内核以及第一等级高速缓冲存储器、第二等级高速缓冲存储器、以及用于访问外部电路的周边电路构成。

9.一种集成电路的制造方法，该集成电路将同一布局的芯片进行多个层叠而成，该制造方法包括：

形成具有硅贯通电极和与上述硅贯通电极连接的布线层的层叠芯片的工序，在该工序中，当每隔两个上述芯片使上述硅贯通电极的端部与上述布线层相对置层叠时，上述硅贯通电极的端部位置与上述布线层的接触用焊盘的位置一致；当每隔两个上述芯片使上述布线层彼此相对置层叠时，一方的上述布线层的接触用焊盘的位置与另一方的上述布线层的接触用焊盘的位置一致，

该制造方法还包括：

将与电路板连接的第一凸块中的一个与上述芯片中的第一数量的硅贯通电极连接的工序，上述第一数量是2以上的自然数。