[发明专利]用于调整半导体晶体管的驱动电流的方法和装置

说明书

优先权声明

本申请要求在2011年10月25日向美国专利商标局提交的、题目为“Methodology and Apparatus for Tuning Driving Current of Semiconductor Transistors”的美国专利申请系列号13/280666的优先权，该专利申请的全文通过引用并入本文。

技术领域

本发明涉及用于修复由于持续使用而退化的PFET和NFET晶体管的方法和装置。

背景技术

随着半导体技术的进步，某些器件磨损机制已经变得越来越显著，本发明人相信这会在产品电路的规定寿命内开始严重地影响它们的稳定性和功能。半导体越来越多地使用高κ值电介质来构造，以允许较快的速度以及较小的尺寸。术语高κ值电介质指的是在半导体制造工艺中使用的、替代二氧化硅栅极电介质的、具有高介电常数κ(与二氧化硅相比)的材料。高κ值栅极电介质的实施是为允许器件速度的进一步增加以及微电子构件的微型化而发展的若干策略之一，俗称为扩展摩尔定律(extending Moore's Law)。二氧化硅已经被用作栅极氧化物材料达数十年。由于晶体管已经减小了尺寸，二氧化硅栅极电介质的厚度已经稳步减少，以增加栅极电容并由此增加驱动电流和提高器件性能。随着厚度缩小至2nm以下，由于隧穿的泄露电流大幅增加，从而导致不实用的的功率消耗以及降低的器件可靠性。以高κ值材料替代二氧化硅栅极电介质允许增加的栅极电容，没有伴随的泄漏效应。

本发明人已注意到，在具有高κ值材料的NFET(负沟道场效应晶体管)的操作期间，电子朝栅极氧化物迁移并且倾向于减少晶体管的操作。如上所述，由于在二氧化硅芯片上的构件的厚度和整体尺寸的减小，被捕获于晶体管栅极电介质内的电子的作用会显著减小。

以类似的方式，本发明人已经确定，在具有高κ值材料的PFET(正沟道场效应晶体管)的操作期间，空穴倾向于聚积于栅极氧化物内。同样，由于在二氧化硅芯片上的构件的厚度和整体尺寸的减小，被捕获于晶体管栅极电介质内的空穴的作用会显著减小。

本发明人已经确定，由于在NFET内的电子以及在PFET内的空穴在它们的栅极电介质内的聚积的有害影响，用于修复或调整晶体管的方法和装置是所期望的。

发明内容

本发明的一种实施例是一种用于修复晶体管的方法，该方法包括以下步骤：对PFET的源极施加第一电压达预定时间，对PFET的栅极施加第二电压，并且对PFET的漏极施加第三电压。其中第一电压大于第二电压，并且第二电压大于第三电压。本发明人已经确定，通过施加这些电压，被捕获于栅极电介质内的空穴将会减少。本发明人已经确定，以此方式，可以修复半导体结构或使其恢复至或接近最初的操作特性。

在另一种实施例中，第一电压是电源电压，例如，Vdd，而第三电压是地。在又一种实施例中，第一电压大于电源电压。在又一种实施例中，当第一电压大于电源电压时，第二电压小于电源电压。

另一种实施例是一种用于修复晶体管的方法，该方法包括：给NFET的漏极施加第一电压，给NFET的栅极施加第二电压，以及给NFET的源极施加第三电压达预定时间。第一电压大于第二电压，而第二电压大于第三电压。如同在第一实施例中所示出的，本发明的目的是修复晶体管。在NFET的情形中，电子在正常操作期间聚积于栅极电介质上。本发明人已经确定，按照所描述的方式来施加电压，可以修复晶体管以使其处于或接近于最初的规范下操作。

在另一种实施例中，对于NFET的修复，第一电压是电源电压，而第三电压是地。在另一种实施例中，第一电压大于电源电压。在另一种实施例中，当第一电压大于电源电压时，第二电压小于电源电压。

另一种实施例包括一种用于修复PFET的装置，该装置包括适合于将第一电压连接至PFET的源极的第一开关。第二开关适合于将第二电压连接至PFET的栅极，而且第三开关适合于将第三电压连接至PFET的漏极。第一、第二及第三开关闭合达预定时间，并且第一电压大于第二电压，且第二电压大于第三电压。以上所描述的装置操作用于实施以上所描述的用于修复PFET的方法。

在另一种实施例中，上述装置具有作为电源电压的第一电压以及作为地的第三电压。在另一种实施例中，第一电压大于电源电压。在另一种实施例中，第二电压小于电源电压。