[发明专利]一种在网络设备中进行查表的方法和装置

说明书

相关申请案交叉申请

本申请要求于2011年10月31日由宋浩宇等人提交给美国专利局、专利序列号为13/285728、专利名称为“一种在网络设备中进行查表的方法和装置”的美国专利的优先权，其全部内容通过引用结合在本申请中。

技术领域

本申请涉及通信网络，尤其涉及一种在网络设备中进行查表的方法和装置。

背景技术

针对路由器和交换机的网络应用，查表功能要求一种低成本、低功耗、高性能的解决方案。网络查找对内存操作有三个特点：只读，随机访问，且每次访问读取的数据相对较小。关于双倍数据速率(DDR)同步动态随机存取存储器(SDRAM)设备，其输入/输出(I/O)的频率已经在稳步增长，从而在单位时间内，可以发布更多数量的命令，更多的数据能写入内存，或从内存读取。但是，考虑到基于某些DDRx时序参数的时序限制，要实现高效率的查表性能和高I/O频率，会需要显着增加搜索引擎的I/O引脚数量。虽然查表功能可以由静态随机存储存储器(SRAM)设备或三重内容寻址内存(TCAM)设备执行，但是DDRx SDRAM较之SRAM或TCAM，价格更低廉，节能效果更佳。

发明内容

一方面，本发明公开了一种装置，包括多个内存器件。每个内存器件包含多个内存库、一个内存控制器(和内存器件耦合在一起，用来控制并从多个内存器件中筛选出一个来用以内存操作)、多条地址/命令总线(和多个内存器件以及内存控制器耦合在一起，包括至少一条地址/命令总线，在多个内存器件中的至少几个之间共享)、多条数据总线(和多个内存器件以及内存控制器耦合在一起，包括至少一条数据总线，在多个内存器件中的至少几个之间共享)。其中，在使用时分复用(TDM)技术时，内存控制器使用内存交错和内存库仲裁机制来访问多个内存器件和内存库。其中，内存器件包含某一代双倍数据速率(DDR)同步动态随机存取存储器(SDRAM)。

另一方面，本发明公开了一种网络器件，包括接收器，用来接收多个查表请求，和逻辑单元，用来生成多条命令，其中，该命令通过至少一条共享地址/命令总线和一条共享数据总线来指示访问多个交错内存芯片和多个交错内存库。

在第三方面，本发明公开了一种网络装置的实现方法，包括，利用控制器从多个内存芯片中选择内存芯片，利用控制器从多个分配给内存芯片的内存库中选择内存库，通过某些内存芯片之间共享的地址/命令总线的输入/输出(Input/Output，I/O)引脚来发送命令，通过某些内存芯片之间共享的数据总线来发送数据字。其中，在复用的机制下，通过共享地址/命令总线来发送命令，通过共享数据总线发送数据字。

结合如图和权利要求的详细描述，可以更清楚地了解这些特点和其他特点。

附图说明

结合以下附图的简要描述以及详细描述，能够对本发明所公开的内容进行更加全面的理解，其中，不同的参考号码代表了不同的部分。

图1是本发明实施例提供的一种典型DDRx SDRAM系统的示意图。

图2是本发明实施例提供的另一种典型DDRx SDRAM系统的示意图。

图3是本发明实施例提供的一种增强型DDRx SDRAM系统的示意图。

图4是本发明实施例提供的另一种增强型DDRx SDRAM系统的示意图。

图5是本发明实施例提供的一种DDRx SDRAM架构的示意图。

图6是本发明实施例提供的一种时序图的示意图，对应图5中的DDRx SDRAM架构。

图7是本发明实施例提供的另一种DDRx SDRAM架构的示意图。

图8是本发明实施例提供的一种时序图的示意图，对应图7中的DDRx SDRAM架构。

图9是本发明实施例提供的另一种时序图的示意图，对应图7中的DDRx SDRAM架构。

图10是本发明实施例提供的一种查表方法的流程图。

图11是本发明实施例提供的一种网络单元的示意图。

图12是本发明实施例提供的一种通用计算机系统的示意图。

具体实施方式