[发明专利]用于形成自对准触点和局部互连的方法

说明书

发明背景

发明领域

本发明大体上涉及用于形成晶体管的半导体工艺，并且更具体地说，涉及用于在半导体衬底上形成替换栅极结构的沟槽触点和局部互连的工艺。

相关技术描述

数十年来，如平面晶体管的晶体管一直是集成电路的核心。由于工艺研发的进步与对增加特征结构密度的需要，个别晶体管的大小已经稳步地减小。目前的缩放采用32nm技术，而且开发还在朝20nm和超越技术(例如15nm技术)发展。

替换栅极工艺(流程)的使用变得日益普遍，因为它们避免了先栅极工艺(gate first process)中发现的某些问题。例如，替换栅极工艺可避免与栅极中所用的功函数材料的稳定性相关联的问题。然而，替换栅极工艺可能要求插入新的工艺模块，如CMP(化学机械抛光)。

另外，大多数替换栅极工艺在制作连至栅极的沟槽触点和/或局部互连连接时都会遇到对准问题。例如，大多数替换栅极工艺都不是自对准的，并且会容易因在处理期间未对准而失败。替换栅极工艺也可能难以图案化双向局部互连和/或减少从局部互连到栅极或所述栅极的源极/漏极的界面层数量。

为解决这些问题中的某些问题，已经定制了诸多工艺流程来试图建立延伸到栅极上方的自对准沟槽触点，以便实现较不复杂的局部互连流程。然而，此类工艺流程通常非常复杂，具有许多电阻界面，并且具有归结于复杂工艺流程的高制造成本。另外，因为这些工艺可能具有严格限制的设计和/或对准规则，所以归结于工艺复杂性的未对准或其它误差导致低的制造收益。

图1描绘现有技术晶体管50的实施方案，其中替换栅极结构52位于半导体衬底54上。替换栅极结构52包括由栅极间隔物58包围的栅极56。源极/漏极60可位于衬底54的阱区62中。另外，一个或多个栅极可位于衬底54的隔离区64上方。

沟槽触点66用于使源极/漏极60与局部互连68A接触。局部互连68A可与局部互连68B合并来提供连至与栅极56’连接的局部互连68C的布线。

如图1中可见，沟槽触点66中的任何未对准都可能容易导致与栅极56短接。因此，必须要有限制性的设计/对准规则来抑制沟槽触点66与栅极56之间的短接。另外，在不使用限制性对准规则的情况下，局部互连68C与栅极56’之间可能容易存在对准问题。

此外，如图1所见，局部互连68A、局部互连68B、局部互连68C之间的布线可为非常复杂的并且涉及许多工艺步骤。众多的工艺步骤可增加在局部互连之间形成电阻界面的可能性和/或局部互连之间的对准问题。

因此，需要一种用以将连至源极/漏极的沟槽触点自对准并且将所述沟槽触点延伸到栅极上方的方法。

实施方案概述

在某些实施方案中，一种半导体器件制造工艺包括提供晶体管，所述晶体管包括在半导体衬底上的多个替换金属栅极，其中第一栅极具有源极和漏极并且至少一个第二栅极与所述第一栅极隔离。所述晶体管包括围绕每一栅极的具有第一绝缘材料的栅极间隔物，和在所述栅极与栅极间隔物之间的具有第二绝缘材料的第一绝缘层。所述第二绝缘材料中的至少一些覆盖所述第一栅极的源极和漏极。

一个或多个绝缘芯轴在所述栅极上方形成并且对准。所述绝缘芯轴包括所述第一绝缘材料。芯轴间隔物围绕每一绝缘芯轴形成。所述芯轴间隔物包括所述第一绝缘材料。具有所述第二绝缘材料的第二绝缘层在所述晶体管上方形成。

连至所述第一栅极的所述源极和漏极的一个或多个第一沟槽通过从所述晶体管的介于所述绝缘芯轴之间的部分移除所述第二绝缘材料来形成。连至所述第二栅极的第二沟槽通过移除所述第二栅极上方的具有所述第一绝缘材料和所述第二绝缘材料的部分来形成。所述第一沟槽和所述第二沟槽填充有导电材料，以形成连至所述第一栅极的所述源极和漏极的第一触点和连至所述第二栅极的第二触点。

在某些实施方案中，第三绝缘层在所述晶体管上方形成。第三沟槽通过移除所述第三绝缘层的部分来形成，所述第三沟槽穿过所述第三绝缘层到达所述第一触点和所述第二触点。连至所述第一触点和所述第二触点的局部互连通过将导电材料沉积在穿过所述第三绝缘层形成的所述第三沟槽中来形成。

在某些实施方案中，半导体器件包括在半导体衬底上的多个替换金属栅极。第一栅极具有源极和漏极并且至少一个第二栅极与所述第一栅极隔离。具有第一绝缘材料的栅极间隔物围绕每一第一栅极。具有第二绝缘材料的第一绝缘层在所述栅极间隔物之间。所述第二绝缘材料中的至少一些覆盖所述第一栅极的源极和漏极。