[发明专利]在用于CMOS器件的含锗沟道上对氧化硅和高K栅极电介质的无氧化锗的原子层沉积

权利要求书

1.一种形成半导体器件的方法，包括：

在从375℃到450℃范围的沉积温度下，利用原子层沉积(ALD)在含锗衬底上沉积氧化硅层，其中沉积温度使氧化锗从含锗衬底的表面挥发；

在氧化硅层上形成高-k栅极电介质层；

在含锗衬底的沟道部分上形成栅极结构，其中栅极结构包括在电介质层叠的上表面上的至少一个栅极导体，该电介质层叠由高-k栅极电介质层的一部分和氧化硅层的一部分组成；及

在含锗衬底的沟道部分的相对侧上形成源极区域和漏极区域。

2.如权利要求1所述的方法，其中含锗衬底是包括大于25％锗的硅锗。

3.如权利要求1所述的方法，其中含锗衬底包括大于99％的锗。

4.如权利要求1所述的方法，其中氧化硅层的原子层沉积(ALD)包括沉积前体，其中沉积前体选自由以下各项组成的组：乙烯基三甲氧基硅烷(VTMOS)、三乙烯基甲氧基硅烷(TVMOS)、四(二甲基氨基)硅烷(TKDMAS)、三(二甲基氨基)硅烷(TDMAS)、(N，N二甲基氨基三甲基硅胺)DMATMS、BTBAS(二(叔丁基)硅烷)及其组合。

5.如权利要求1所述的方法，其中氧化硅层包括25％至30％范围的硅含量和70％至75％范围的氧含量。

6.如权利要求5所述的方法，其中氧化硅层和含锗衬底之间的界面基本上不包括氧化锗。

7.如权利要求1所述的方法，其中高-k栅极电介质层在氧化硅层上的形成包括化学气相沉积(CVD)或原子层沉积。

8.一种形成半导体器件的方法，包括：

用含氨烘培钝化含锗衬底的沉积表面，其中含氨烘培在含锗衬底的沉积表面上形成氮化硅层；

通过原子层沉积在沉积表面的氮化硅层上沉积氧化硅层；

在氧化硅层的顶上形成高-k栅极电介质层；

在含锗衬底的沟道部分上形成栅极结构，其中栅极结构包括在电介质层叠的上表面上的至少一个栅极导体，该电介质层叠由高-k栅极电介质层的一部分和氧化硅层的一部分组成；及

在含锗衬底的沟道部分的相对侧上形成源极区域和漏极区域。

9.如权利要求8所述的方法，其中用含氨烘培钝化含锗衬底的沉积表面包括基本上无氧并且温度是从350℃到850℃的范围。

10.如权利要求8所述的方法，其中用含氨烘培钝化含锗衬底的沉积表面包括用由100％氨气(NH₃)组成的气体流处理沉积表面。

11.如权利要求8所述的方法，其中氮化硅层包括90％至95％的硅和5％至10％的氮。

12.如权利要求8所述的方法，其中氧化硅层的原子层沉积(ALD)包括沉积前体，其中沉积前体选自由以下各项组成的组：乙烯基三甲氧基硅烷(VTMOS)、三乙烯基甲氧基硅烷(TVMOS)、四(二甲基氨基)硅烷(TKDMAS)、三(二甲基氨基)硅烷(TDMAS)、(N，N二甲基氨基三甲基硅胺)DMATMS、BTBAS(二(叔丁基)硅烷)及其组合。

13.如权利要求8所述的方法，其中氧化硅层的原子层沉积(ALD)包括从20℃到600℃范围的沉积温度。

14.一种形成半导体器件的方法，包括：

用含氮退火钝化含锗衬底的沉积表面，其中含氮退火在含锗衬底的沉积表面上形成氮氧化硅层；

通过原子层沉积(ALD)在沉积表面的氮氧化硅层上沉积氧化硅层；

在氧化硅层的顶上形成高-k栅极电介质层；

然后在含锗衬底的沟道部分上形成栅极结构，其中栅极结构包括在电介质层叠的上表面上的至少一个栅极导体，该电介质层叠由高-k栅极电介质层的一部分和氧化硅层的一部分组成；及

在含锗衬底的沟道部分的相对侧上形成源极区域和漏极区域。

15.如权利要求14所述的方法，其中用含氮退火钝化含锗衬底的沉积表面包括一氧化二氮(N₂O)气体的退火气体环境。

16.如权利要求15所述的方法，其中含氮退火包括从20℃到400℃范围的温度。

17.如权利要求14所述的方法，其中氮氧化硅层包括20％至30％的硅、40％至60％的氧和2％至3％的氮。