[发明专利]在用于CMOS器件的含锗沟道上对氧化硅和高K栅极电介质的无氧化锗的原子层沉积

说明书

技术领域

本公开内容涉及半导体器件。更具体地，本公开内容涉及含锗衬底上的半导体器件。

背景技术

通过减少半导体器件的尺寸可以实现多方面的益处。其中一个益处是在不增加半导体衬底相对尺寸的情况下，能够增加放置到半导体衬底上的个别器件的数量。而且，增加个别器件的数量导致功能性的增强。还有另一个益处是提高了个别器件的速度以及它们的集体布置。半导体工业已经认识到这些利用硅衬底缩小尺寸所带来的益处。但是，除了尺寸缩放即缩小尺寸外，还在研究其它材料以提高半导体器件的性能。一种有前途的用于在各种半导体和光电器件中使用的材料是锗(Ge)。锗相对于其它材料具有非常高的载流子迁移率和总体上优越的传输特性。例如，相对于硅(Si)，锗的电子迁移率是硅的2倍大，并且其空穴迁移率是硅的4倍大。

发明内容

本公开内容提供了在含锗的半导体衬底上形成半导体器件的栅极结构的方法。在一个实施例中，该方法包括在375℃到450℃范围的沉积温度下用原子层沉积(ALD)在含锗衬底上沉积氧化硅层，其中沉积温度使氧化锗从含锗衬底的表面挥发。然后，可以在氧化硅层的顶上形成高-k栅极电介质层。然后，在含锗衬底的沟道部分上形成栅极结构，其中栅极结构包括在电介质叠层的上表面上的至少一个栅极导体，该电介质叠层由高-k栅极电介质层和氧化硅层组成。然后，在含锗衬底的沟道部分的相对侧上形成源极区域和漏极区域。

在另一个实施例中，提供了形成包括高-k栅极电介质层的半导体器件的栅极结构的方法，该方法包括用含氨烘培钝化含锗衬底的沉积表面。该含氨烘培在含锗衬底的沉积表面上形成氮化硅电介质。在沉积表面的钝化之后，通过原子层沉积在该沉积表面的氮化硅层上沉积氧化硅层。然后，可以在氧化硅层的顶上形成高-k栅极电介质层。然后，在含锗衬底的沟道部分上形成栅极结构，其中栅极结构包括在电介质叠层的上表面上的至少一个栅极导体，该电介质叠层由高-k栅极电介质层和氧化硅层组成。然后，在含锗衬底的沟道部分的相对侧上形成源极区域和漏极区域。

在还有一个实施例中，本公开内容提供了形成用于包括高-k栅极电介质层的半导体器件的栅极结构的方法，其中该方法包括用含氮退火来钝化含锗衬底的沉积表面。该氮退火在含锗衬底的沉积表面上形成氮氧化硅电介质。在沉积表面的钝化之后，通过原子层沉积在沉积表面的氮氧化硅层上沉积氧化硅层。然后，可以在氧化硅层的顶上形成高-k栅极电介质层。然后，在含锗衬底的沟道部分上形成栅极结构，其中栅极结构包括在电介质叠层的上表面上的至少一个栅极导体，该电介质叠层由高-k栅极电介质层和氧化硅层组成。然后，在含锗衬底的沟道部分的相对侧上形成源极区域和漏极区域。

在另一个实施例中，提供了在半导体衬底上形成栅极结构的方法，其中半导体衬底包括硅区域和含锗区域。在一个实施例中，该方法包括提供包括硅区域和含锗区域的衬底。通过在衬底的硅区域和含锗区域的上表面上的化学气相沉积来沉积第一氧化硅层。通过原子层沉积在第一氧化硅层上沉积第二氧化硅层。然后，在第二氧化硅层的顶上形成高-k栅极电介质层。然后，在衬底的含硅区域的第一沟道部分上形成第一栅极结构并且在含锗区域的第二沟道部分上形成第二栅极结构，其中第一栅极结构和第二栅极结构中的每一个都包括在电介质叠层的上表面上的至少一个栅极导体，该电介质叠层由高-k栅极电介质层的一部分、第一氧化硅层的一部分和第二氧化硅层的一部分组成。然后，在第一沟道部分和第二沟道部分的相对侧上形成源极区域和漏极区域。

在本公开内容的另一方面中，提供了包括含锗衬底以及该半导体衬底的沟道区域上的栅极结构的半导体器件。该栅极结构包括与包括沟道区域的含锗衬底的上表面直接接触的氧化硅层、与氧化硅层直接接触的至少一个高-k栅极电介质层、和与该至少一个高-k栅极电介质层直接接触的至少一个栅极导体。氧化硅层和含锗衬底的上表面之间的界面基本上不含氧化锗。源极区域和漏极区域存在于该沟道区域的相对侧上。

附图说明

作为示例给出但不是要将本公开内容仅仅限于其的以下具体描述将结合附图得到更好的理解，其中相同的参考标号表示相同的元件和部分，其中:

图1是根据本公开内容的描绘形成半导体器件的方法的一个实施例的流程图，其中该方法包括用高温原子层沉积(ALD)方法在含锗衬底上形成氧化硅层。

图2是根据本公开内容的一个实施例的描绘钝化含锗衬底上表面的侧剖视图。

图3是根据本公开内容的一个实施例的描绘在含锗衬底的钝化表面上形成氧化硅层的侧剖视图。