[发明专利]用于片上系统中存储器和逻辑电路的布局

权利要求书

1.一种集成电路，包括：

多个存储器电路，沿多个行和多个列布置在裸片上，其中每个存储器电路包括多个存储器单元；以及

多个逻辑电路，沿所述多个行和所述多个列布置在所述多个存储器电路之间的所述裸片上，

其中所述多个逻辑电路被配置为与所述存储器电路中的一个或多个存储器电路通信。

2.根据权利要求1所述的集成电路，其中所述多个行和所述多个列被布置在远离所述裸片周界的区域中。

3.根据权利要求1所述的集成电路，其中所述存储器单元包括基于锁存器的随机访问存储器单元。

4.根据权利要求1所述的集成电路，其中所述逻辑电路包括组合逻辑电路和时序逻辑电路中的至少一种。

5.根据权利要求1所述的集成电路，其中所述存储器电路具有预定的存储器容量。

6.根据权利要求1所述的集成电路，其中所述多个存储器电路中的至少一个存储器电路具有与所述多个存储器电路中的其他存储器电路不同的存储器容量。

7.根据权利要求1所述的集成电路，其中所述逻辑电路中的至少一个逻辑电路被配置为：

处理在存储设备的读取或写入操作期间的信号，其中所述存储设备包括硬盘驱动、光盘驱动或固态盘；以及

存储由所述存储器电路中的一个或多个存储器电路中的处理生成的数据。

8.根据权利要求1所述的集成电路，其中所述逻辑电路中的至少一个逻辑电路被配置为：

处理在通信设备的发射或接收操作期间的信号；以及

存储由所述存储器电路中的一个或多个存储器电路中的处理生成的数据。

9.根据权利要求1所述的集成电路，其中：

所述逻辑电路中的第一逻辑电路被配置为(i)从所述存储器电路中的第一存储器电路获取第一数据，(ii)通过处理所述第一数据生成第二数据，以及(iii)在所述存储器电路中的第二存储器电路中存储所述第二数据；以及

所述逻辑电路中的第二逻辑电路被配置为(i)从所述存储器电路中的所述第二存储器电路获取所述第二数据，(ii)通过处理所述第二数据生成第三数据，以及(iii)在所述存储器电路中的所述第一存储器电路中存储所述第三数据，

其中所述逻辑电路中的所述第一逻辑电路被配置为处理所述第三数据。

10.一种系统，包括：

输入模块，被配置为接收数据，所述数据包括(i)待布置在裸片上的存储器电路和逻辑电路的列表，(ii)所述存储器电路和所述逻辑电路的输入和输出信号的时序，以及(iii)所述裸片的区域；以及

处理模块，被配置为

处理所述数据，

确定被配置为与多个所述存储器电路通信的多个所述逻辑电路的区域是否大于或等于所述多个所述存储器电路的区域的预定百分比，以及

响应于所述多个所述逻辑电路的所述区域大于或等于所述多个所述存储器电路的所述区域的所述预定百分比，在所述裸片的所述区域上以阵列类型布局布置所述存储器电路和所述逻辑电路。

11.根据权利要求10所述的系统，其中所述处理模块被配置为确定包括在所述阵列类型布局的行和列之间的间隔的参数。

12.根据权利要求10所述的系统，其中所述处理模块被配置为根据所述存储器电路和所述逻辑电路的输入和输出信号的所述时序以所述阵列类型布局分布所述逻辑电路。

13.根据权利要求10所述的系统，其中所述处理模块被配置为根据所述存储器电路和所述逻辑电路的连接以所述阵列类型布局分布所述逻辑电路。

14.一种方法，包括：

接收数据，所述数据包括(i)待布置在裸片上的存储器电路和逻辑电路的列表，(ii)所述存储器电路和所述逻辑电路的输入和输出信号的时序，以及(iii)所述裸片的区域；

处理所述数据；

确定被配置为与多个所述存储器电路通信的多个所述逻辑电路的区域是否大于或等于所述多个所述存储器电路的区域的预定百分比；以及

响应于所述多个所述逻辑电路的所述区域大于或等于所述多个所述存储器电路的所述区域的所述预定百分比，在所述裸片的所述区域上以阵列类型布局布置所述存储器电路和所述逻辑电路。