[发明专利]半导体装置制造方法以及半导体装置

说明书

技术领域

本发明涉及半导体装置制造方法以及利用该制造方法制造的半导体装置。

背景技术

近年来，为了兼顾半导体芯片的高密度化以及半导体芯片电极端子的多引脚化，力图缩小半导体芯片电极端子的面积、以及半导体芯片内相邻的电极端子彼此的中心间距离(电极端子的窄间距化)。

通常，在倒装芯片安装中，LSI等半导体芯片以面朝下的方式安装于安装基板。具体而言，在半导体芯片的电极端子上形成焊料凸点等突起电极后，对该突起电极进行加热，从而与安装基板的电极端子进行压接。由此形成了凸点连接。

此外，通常在半导体芯片的外周部配置有电极端子。然而，由于相邻电极端子彼此的中心间距离窄小化进展显著，因此若仅在半导体芯片的外周部设置电极端子，则可能会例如在电极端子之间产生短路，或由于半导体芯片与安装基板的热膨胀系数的差而产生连接不良。

为此，开始采用在半导体芯片的整个电极面上设置电极端子的设计(区域设置)。若采用这种电极端子的设置，则能扩大相邻电极端子彼此的中心间距离(电极端子的间距)。然而，近年来，即使是在半导体芯片的整个电极面上设置电极端子的设计，相邻电极端子彼此的中心间距离的窄小化的进展仍较为显著。

焊料凸点通常通过以下工艺而形成。首先，通过丝网印刷、涂布机、或电解镀敷向电极端子提供焊料。之后，利用回流炉将该所提供的焊料加热到焊料熔点以上。由此，在电极端子上形成了突起状的焊料凸点。

然而，近年来，相邻的焊料接合部彼此的中心间距离(焊料接合部的间距)进一步变小，而且半导体芯片与安装基板之间的间隙也在变小。因此，可能会引发“焊料桥接不良”等问题。“焊料桥接不良”的产生原因在于在倒装芯片安装的加热工序中，熔融的焊料产生变形，导致焊料凸点之间因焊料的表面张力而相连。为了解决该“焊料桥接不良”的问题，提出了能减少焊料量的双层结构的凸点。例如，专利文献1提出了以覆盖由金或铜构成的突起电极表面的方式形成含有金属粒子的绝缘性覆膜而构成的双层结构的凸点。若采用该所提出的凸点，则在倒装芯片安装时，绝缘性覆膜以及突起电极不会熔融，因此能防止“焊料桥接不良”的产生。由此，能应对相邻电极端子彼此的中心间距离的窄小化。关于专利文献1所公开的凸点，当注入在半导体芯片与安装基板之间的密封树脂固化收缩时，利用该密封树脂在压缩方向上产生的力来与安装基板的电极端子电连接。

然而，近年来，要求相邻电极端子彼此的中心间距离进一步窄小化。因此，开始缩小电极端子的面积。若将专利文献1所公开的凸点使用在半导体芯片中，则绝缘性覆膜内的金属粒子不会与半导体芯片的突起电极(金属电极)扩散接合，也不会与安装基板的电极端子(金属电极)扩散接合。半导体芯片的突起电极与安装基板的电极端子之间的电连接仅通过绝缘性覆膜内的金属粒子与半导体芯片的突起电极(金属电极)以及安装基板的电极端子(金属电极)相接触来确保。因此，若缩小电极面积，则介于半导体芯片的突起电极与安装基板的电极端子之间的导电粒子的数量会变少，连接电阻会变高，从而引起信号的传输损耗增大的问题。

为此，开始采用在由高熔点金属构成的下层金属上设置由焊料构成的上层金属而形成的双层结构的凸点(例如参照专利文献2)。若采用该双层结构的凸点，则与仅由焊料构成的单层凸点相比，能减少焊料用量。由此，能减少倒装芯片安装时向平面方向溢出的焊料的量，因此能防止焊料桥接的发生。而且，由于上层金属的焊料与设置在半导体芯片上的下层金属(突起电极)以及安装基板的电极端子扩散接合，因此连接电阻降低，信号的传输损耗也不会增大。

现有技术文献

专利文献

专利文献1：日本专利特开2003-282617号公报

专利文献2：日本专利特开平9-97791号公报

发明内容

发明所要解决的技术问题

然而，为了应对近年来所要求的布线路径的进一步精细化以及信号处理的进一步高速化(高速信号处理)，开始在半导体芯片的层间绝缘膜中使用低介电常数膜(所谓的Low-k膜、ULK(Ultra Low-k)膜等)。低介电常数膜呈具有多个空孔的多孔状(多孔性)，以降低介电常数。各空孔的直径(最大宽度)为数nm。

图5示出专利文献2所公开的半导体装置的制造工序。