[发明专利]用于形成具有ETSOI晶体管的芯片上高质量电容器的方法和结构

权利要求书

1.一种形成芯片上半导体结构的方法，包括：

在SOI衬底的ETSOI层(20)上形成晶体管区域中的第一伪栅(27)和电容器区域中的第二伪栅(27)，通过隔离物(30)包围所述伪栅中的每一个；

在所述ETSOI层(20)上形成凸起的源极和漏极(40)，所述凸起的源极和漏极在所述隔离物处邻接；

通过蚀刻从所述晶体管区域去除第一伪栅(27)以形成凹陷，通过蚀刻进行凹进以从所述电容器区域去除所述ETSOI和薄BOX，包括去除所述第二伪栅；以及

在所述晶体管区域中的所述凹陷中和在所述凹进的电容器区域(65)中沉积高K电介质(85)和金属栅极(80)。

2.根据权利要求1所述的方法，还包括在所述形成所述凸起的源极和漏极之后沉积和平坦化层间电介质(55)，层间电介质(55)在所述伪栅处邻接。

3.根据权利要求1所述的方法，其中，通过干法或湿法蚀刻来进行所述去除所述伪栅(27)。

4.根据权利要求1所述的方法，还包括在所述凹进之前，通过阻挡掩模(60)覆盖所述晶体管区域并使所述电容器区域露出。

5.根据权利要求4所述的方法，还包括去除所述阻挡掩模。

6.根据权利要求5所述的方法，还包括使用光致抗蚀剂去除所述阻挡掩模，使用等离子体蚀刻进行干法剥离或者使用过氧化硫进行湿法剥离。

7.根据权利要求1所述的方法，还包括使用由在所述SOI衬底的薄BOX下面的背栅形成的第一电极(95)、由所述金属栅极(80)形成的第二电极(90)、以及形成电容器电介质的所述高K电介质(85)来形成电容器。

8.根据权利要求1所述的方法，还包括形成到所述金属栅极、凸起的源极和漏极(40)的接触件。

9.根据权利要求1所述的方法，其中，所述凹进的伪栅、ETSOI和薄BOX层暴露重掺杂的背栅区域(12)。

10.根据权利要求1所述的方法，其中，通过替代高k电介质和金属栅极工艺来形成所述高k电介质和所述金属栅极。

11.根据权利要求9所述的方法，其中，所述暴露所述重掺杂的背栅区域的步骤形成电容器的主体，减少所述电容器体电阻，并且，所述电容器使用所述金属栅极和掺杂的凸起的源极和漏极作为第一电极和第二电极，并且，使用所述高k电介质作为电容器介质。

12.根据权利要求1所述的方法，其中，所述高K电介质由金属氧化物(50)或电介质材料制成。

13.根据权利要求1所述的方法，其中，通过沉积膜或者通过使用覆盖层沉积和各向异性回刻来形成所述隔离物(30)。

14.根据权利要求1所述的方法，其中，所述凸起的源极和漏极外延地生长，形成扩展区。

15.根据权利要求14所述的方法，还包括通过注入或通过从原位掺杂的凸起的源极和漏极驱动掺杂物来形成所述扩展区，所述掺杂物包括镧或铝。