[发明专利]用于形成具有ETSOI晶体管的芯片上高质量电容器的方法和结构

说明书

相关申请的交叉引用

本美国申请No.13/316,635与同时提交的美国申请No.13/316,641有关，其全部细节以引用的方式合并。

技术领域

本公开总体上涉及半导体器件，更具体地涉及具有与极薄SOI(ETSOI)CMOS晶体管一起的芯片上电容器的场效应晶体管(FET)，尤其用于诸如芯片上系统(SoC)应用的各种应用。

背景技术

随着各种集成电路组件的尺寸的缩小，诸如FET的晶体管在性能和功耗方面都经历了明显的改进。这些改进可能主要归因于其中使用的组件的尺寸的减小，组件尺寸的减小通常转变为减小的电容、电阻和增加的来自晶体管的电流通量(through-put current)。

但是，在器件尺寸的这种“经典的”缩放超过某一点时，由于不可避免地与器件尺寸的持续减小相关联的泄露电流和变异性的增加，由该缩放带来的性能改进近来遇到障碍，并且，在一些情况下甚至被质疑。诸如金属氧化物半导体场效应晶体管(MOSFET)的平面型晶体管尤其很好地适用于高密度集成电路。随着MOSFET和其它器件的尺寸减小，这些器件的源极/漏极区域、沟道区域和栅极电极的尺寸也减小。

而且，极薄SOI(ETSOI)器件已经被作为用于持续的CMOS缩放的器件构架。为了使ETSOI成为真正的技术，需要芯片上电容器和ETSOI CMOS晶体管，用于诸如芯片上系统(SoC)应用的各种应用。

绝缘体上硅(SOI)技术允许形成高速的浅结器件。另外，SOI器件通过减少寄生结电容来提高性能。在SOI衬底中，在单晶硅上形成由硅氧化物制成的掩埋氧化物(BOX)膜，并且，在其上形成单晶硅薄膜。已知制造这种SOI衬底的各种方法，其中的一种方法是注氧隔离(SIMOX)工艺，其中，氧离子以期望的深度被注入到硅衬底中，以形成BOX膜。然后，在高温(通常为1300℃)和具有少量氧的惰性环境下对衬底进行退火，从而衬底的注氧区域被转换为硅氧化物。形成SOI衬底的另一种方法是晶片接合，其中，具有硅氧化物表面层的两个半导体衬底在硅氧化物表面处被接合在一起，以在两个半导体衬底之间形成BOX层，然后进行薄化。ETSOI(完全耗尽的器件)使用超薄硅沟道，其中，多数载流子在操作期间被完全耗尽(FD)。

参照图1，示出了现有技术的在绝缘体上硅(SOI)衬底上的FET器件的示范性结构，绝缘体上硅(SOI)衬底被描述为具有极薄绝缘体上硅(ETSOI)层。(ETSOI)层存在于SOI衬底的掩埋绝缘层的顶上，ETSOI层的厚度优选地在3nm到20nm的范围内。在其中存在半导体的ETSOI层的上表面上形成凸起的(raised)源极区域和凸起的漏极区域，优选地使用外延沉积工艺来形成。

由于未掺杂的极薄SOI主体的高电阻，现有的ETSOI电容器遭受高体电阻，从而导致差的质量。为了使ETSOI成为真正的技术，工业上需要集成有ETSOI CMOS晶体管的高质量的芯片上电容器，用于诸如芯片上系统(SoC)应用的各种应用。

发明内容

在一个方面中，本发明的实施例提供一种用于在与具有薄BOX的极薄SOI晶体管相同的芯片上集成高质量电容器的方法和结构。

在另一方面中，实施例提供通过使用替代栅极形成的本发明的电容器。在去除伪栅之后，ETSOI和薄BOX层被凹进，以露出重掺杂的背栅区域。然后，与标准替代HK/MG工艺一起形成高k/金属栅极。使用重掺杂的背栅区域来形成电容器的主体，以减小电容器的体电阻，从而提高电容器和/或变容管质量。

在另一个方面中，本发明的实施例提供一种用于在与薄BOX上的ETSOI晶体管相同的芯片上集成高质量电容器/变容管的方法和结构。本发明的电容器通过使用替代栅极来形成。在去除伪栅之后，ETSOI和薄BOX层被凹进，以露出重掺杂的背栅区域。然后，与标准替代HK/MG工艺一起形成高k/金属栅极。重掺杂的背栅区域被用作电容器的主体，以减小电容器的体电阻，由此，它提高电容器质量。

本发明的电容器可以是提供可电控的电容的变容管，也称为具有可变电容的电容器，其可用于调谐电路中。

在另一个实施例中，通过在以高k栅极电介质作为电容器电介质的情况下使用金属栅极和重掺杂的凸起的源极/漏极作为两个电极，利用高质量电容器来形成本发明的电容器。

在另一个实施例中，在BOX之下的衬底中制造器件。在一个实施例中，在SOI衬底中形成MIS电容器。在一个实施例中，半导体器件可以是接触件、二极管或结变容管。