[发明专利]用于场效晶体管的自对准栅极结构

说明书

相关申请案的交叉参考

本申请案主张2011年12月14日申请的题为“用于场效晶体管的自对准栅极结构(SELF-ALIGNED GATE STRUCTURE FOR FIELD EFFECT TRANSISTOR)”的第61/570,395号美国临时申请案的权益，所述临时申请案的全文并入本文中。

技术领域

本发明涉及场效晶体管，特定来说涉及栅极结构及用于形成此栅极作为自对准栅极的方法。

背景技术

与集成电路中的横向晶体管相比，功率金属氧化物半导体场效晶体管(MOSFET)一般用于处理高功率电平。图9展示典型MOSFET，其使用垂直扩散MOSFET结构，也称为双扩散MOSFET结构(DMOS或VDMOS)。

如展示，举例来说，在图9中，在N+衬底915上，形成有N-外延层，所述N-外延层的厚度及掺杂一般决定装置的额定电压。从顶部到外延层910中，形成有N+掺杂左源极区及右源极区930，其被形成P基极的P掺杂区920围绕。P基极可具有围绕P基极920的外扩散区域925。源极接触件960一般接触裸片表面上的两个区930及920，且其一般是通过连接左源极区及右源极区两者的金属层形成。绝缘层950(其通常为二氧化硅或任何其它适合材料)使覆盖P基极区920及外扩散区域925的一部分的多晶硅栅极940绝缘。栅极940连接到通常由另一金属层形成的栅极接触件970。此垂直晶体管的底侧具有形成漏极接触件980的另一金属层905。概括来说，图9展示MOSFET的典型基本单元，其可非常小且包含共同漏极、共同栅极及两个源极区及两个沟道。其它类似单元可用于垂直功率MOSFET中。多个此类单元一般可并行连接以形成功率MOSFET。

在导通状态中，沟道在被栅极覆盖的区920及925的区域内形成，从表面分别到达区920及925中。因此，电流可如由水平箭头所指示流入漏极区，其基本上在两个区925之间从外延层910的顶部向下延伸到衬底915。单元结构必须提供足够宽度d的栅极940以容许此电流变成流到漏极侧的垂直电流，如由垂直箭头所指示。

归因于装置的整体结构，这些结构具有相对高的栅极电容，特定来说具有相对高的栅极-漏极电容。为了减小漏极电容，如在Gregory Dix等人的共同待决美国申请案13/288,181“垂直DMOS-场效晶体管(Vertical DMOS-FIELD EFFECT TRANSISTOR)”中所揭示般可提供分离栅极，所述申请案以引用的方式并入本文中。然而，即使是此结构，其在沟道上也可具有两个栅极，所述两个栅极仍与漏极重叠而造成明显栅极-漏极电容。

发明内容

根据一实施例，一种用于制造场效晶体管的方法可包含：提供堆叠，所述堆叠包含衬底及沉积在所述衬底上的外延层、在所述外延层的顶部上的多层绝缘层，及在所述绝缘层的顶部上的第一栅极层；图案化所述堆叠以提供直到所述多层绝缘层的最低层的开口；植入基极区；沉积第二栅极层，所述第二栅极层覆盖所述开口及所述第一栅极层；及执行直到所述多层绝缘层的所述最低层的蚀刻，使得在所述开口的各侧上的间隔件保留并且形成所述场效晶体管的相应栅极结构。

根据进一步实施例，所述多层绝缘层可包含：在所述衬底的顶部上的第一氧化物层；在所述第一氧化物层的顶部上的氮化物层；在所述氮化物层的顶部上的第二氧化物层。根据进一步实施例，所述第一层可为栅极氧化物。根据进一步实施例，所述多层绝缘层的各层可具有不同厚度。根据进一步实施例，栅极氧化物层可具有约的厚度，氮化物层可具有约的厚度，厚氧化物层可具有约的厚度，且第一多晶硅层可具有约的厚度。根据进一步实施例，第二多晶硅层可具有约的厚度。根据进一步实施例，在邻近开口中的两个邻近栅极结构可通过所述第一多晶硅层桥接。根据进一步实施例，所述方法可进一步包含在所述基极区内形成自对准源极区的步骤。根据进一步实施例，所述多层绝缘层的厚度可经选择使得在所述第一多晶硅层与漏极区之间的电容被最小化。

根据另一实施例，场效晶体管可包含：衬底，其包含外延层；若干基极区，其从所述外延层的顶部延伸到所述外延层中；绝缘区，其具有若干侧壁且在所述衬底的顶部上的两个基极区之间延伸；及多晶硅栅极结构，其覆盖包括所述侧壁的所述绝缘区，其中有效栅极通过在所述基极区上覆盖侧壁的多晶硅的一部分形成。