[发明专利]连接的待机睡眠状态

说明书

技术领域

本技术领域是电子系统和功率管理，尤其是处理器功率管理和处理器睡眠状态。

背景

由于向高级微处理器例如中央处理单元(CPU)发展的趋势，随着更多的晶体管和更高的频率继续增长，计算机设计者和生产商常常面临着功率和能量消耗的相应增加。尤其是在诸如膝上型计算机、无线手机、个人数字助理、平板计算机等等的移动设备中，增加的功耗可以引起过热，过热会负面影响性能且显著减少电池寿命。因为电池通常具有有限容量，不必要地运行移动设备的处理器可以比所期望的更快地耗尽容量。

为了管理功耗，如今的高端CPU具有两种不同的省电模式——C状态和S状态。在C状态中，CPU被置于睡眠模式，同时维持上下文，并且对系统来说看起来体系结构上是活动的，这也被称为空闲状态。在S状态中，CPU被断电，且重启CPU要求有引导过程。操作系统通常支持内建功率管理软件接口，例如于1996年首次公布的开放行业规范标准的高级配置和功率接口(ACPI)，其中基于减少的活动或需求把CPU置于较低功率的睡眠状态。连同其他方面一起，ACPI把较低功率睡眠状态定义为可以受处理器和/或芯片组支持的一系列C状态。

例如，在ACPI中，C0被定义为其中处理器以高电压和高频率操作的运行时状态，C1被定义为其中内部停止核时钟的自动停机状态，C2被定义为其中外部停止核时钟的停止时钟状态，且C3被定义为其中关闭锁相环(PLL)以便关闭所有处理器时钟的深度睡眠状态。在C4状态中，降低被应用到已经处于C3状态的处理器的电压，以便减少泄露而不危及核和高速缓存中的状态保持。

替代地，或者作为ACPI的附加，高端CPU采用定义称为增强C状态的其他C状态的专有功率管理接口，其中关闭处理器时钟的不同组合并把处理器电压减少到更低的数据保持点(data retention point)，以便实现甚至更深的睡眠状态和更大的功耗减少。这些附加睡眠状态通常用与ACPI C状态相似的或等效的语义来表征，其中较高编号的C状态通常比较低编号的C状态消耗更低的功率，但通常具有更长的退出延迟时间。

C状态可以是指单个核的状态。然而，大多数现代处理器实际上由多个CPU组成，例如具有2个核的英特尔Core Duo或具有4个核的英特尔Core-2Quad。尽管每一核具有其自己的空闲状态，但处理器中的多个核通常共享资源，例如L2高速缓存或时钟产生器。因此，通常，仅当处理器中的所有核可以进入特定C状态(有时被称为封装C状态)时，该处理器才可以进入到该特定C状态。

在操作中，为了进入更深的睡眠状态，功率管理接口通常检测其中不存在对处理器的新的或待处理的中断的时隙。然后，功率管理接口使用输入/输出(I/O)控制器或其他芯片组功能部件来把处理器置于更深的睡眠状态。例如，通常，每当I/O控制器或其他集成电路断言(assert)诸如DPRSLPVR信号等的平台“更深睡眠”信号或其他类似信号时，通过参考处理器电压调节器(VR)电路中的外部电压参考并调节到这一参考电压，实现进入到更深的睡眠状态。然后，VR从第一电压转换到与更深的睡眠状态相关联的次低电压，包括，对于某些睡眠状态来说是零电压。一旦退出更深的睡眠状态，VR在指定的时间窗口内转换回到较高的电压。

在处理器已经被置于更深的睡眠状态之后，来自操作系统或另一源的中断事件或中断可以被发送给芯片组，且芯片组然后将允许处理器退出该更深的睡眠状态。在包括更深的睡眠状态的各种功率管理状态之间转换的能力允许减少功耗和耗散并增加电池寿命。

附图简述

在附图的各图中作为示例而非限制阐释本发明，在附图中，类似的参考编号表示类似的元素，附图中：

图1是其中可以把处理器置于根据本发明的一种实施例的连接的待机睡眠状态(connected standby sleep state)的示例性平台系统的框图；

图2是阐释可以用来进入到根据本发明的一种实施例的连接的待机睡眠状态的过程的流程图；

图3是阐释可以用来退出根据本发明的一种实施例的连接的待机睡眠状态的流程图；以及

图4阐释可以结合在此描述的实施例使用的典型计算机系统的示例。

详细描述

在下列描述中，陈述众多特定的细节以便提供对用于在处理器的睡眠状态期间进行功率管理的方法、介质和系统的实施例的透彻解释。细节旨在通过描述本发明的示例性实施例促进对本发明的理解。然而，那些细节不旨在把本发明限制为所描述的具体实施例。更改和其他实施例落在本发明的范围内。