[发明专利]单晶硅晶片的制造方法及电子器件有效
申请号: | 201280066709.0 | 申请日: | 2012-12-14 |
公开(公告)号: | CN104040702A | 公开(公告)日: | 2014-09-10 |
发明(设计)人: | 冈铁也;江原幸治 | 申请(专利权)人: | 信越半导体株式会社 |
主分类号: | H01L21/322 | 分类号: | H01L21/322;H01L21/26 |
代理公司: | 北京冠和权律师事务所 11399 | 代理人: | 朱健 |
地址: | 日本东京都千*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 单晶硅 晶片 制造 方法 电子器件 | ||
技术领域
本发明涉及一种适于制作摄像元件用器件或存储器件的单晶硅晶片的制造方法及使用了该单晶硅晶片的制造方法的电子器件。
背景技术
半导体器件所使用的单晶硅晶片,一般从利用切克劳斯基法(以下称为“CZ法”)所培养的单晶硅晶棒切出,并经研磨等工序而制造。对该单晶硅晶片要求以下项目:形成表层的无缺陷层(Denuded Zone:以下称为“DZ层”);控制影响机械强度的固溶氧浓度;以及,控制形成于晶片内部的氧析出物(亦称为体微缺陷,Bulk Micro Defect:以下称为“BMD”),以从晶片表层部去除在器件制造工序中混入的金属污染元素(称为吸杂(Gettering))。
在通常的单晶硅晶片中存在内生(grown-in)缺陷,即在利用CZ法培养单晶硅的阶段在结晶中所产生的结晶起因的微粒(Crystal Originated Particle,COP)或氧化诱生堆垛层错(Oxidation Induced Stacking Fault,OSF)核(成为OSF的产生原因的微小缺陷)等。因此,作为清除晶片表层的内生缺陷而形成高质量的DZ层的方法,提出有一种在Ar气氛中经高温退火处理的添加氮(N)的晶片(例如专利文献1)。而且,还提出有一种控制CZ法的培养条件,并培养不存在COP或OSF核之类的内生缺陷的单晶硅(以下称为完全结晶)的方法(例如专利文献2)。
此外,有一种在单晶硅晶片上进行外延生长,并将外延层用作DZ层的方法。
BMD的控制在所有器件中较为重要,在固体摄像元件中尤其重要。其理由在于,作为光电转换元件的固体摄像元件按照照射到摄像面的光的强度来产生电荷,并将光转换为电信号。因此,遮光时即光所完全未照射到的摄像面的电荷量最好为“零”。以电流来计测电荷量,遮光时的电流即暗电流最好尽量小。然而,若在形成于晶片表层的光电二极管区域存在金属污染或内生缺陷,则在半导体的禁带中形成较深的能级。其结果,导致在未照射光的状态下也通过缺陷而产生电荷。该电荷作为产生电流、复合电流而周知,其使得暗电流特性变差即降低固体摄像元件的电气特性。
然而,即便在固体摄像元件制作工序中被带入金属污染,若在比器件形成区域更深的位置形成有BMD,则由于BMD从晶片表层部去除金属污染元素(吸杂),因此能够防止电气特性的变差。
为了进行吸杂,BMD的总体积(与密度×每1个BMD尺寸成比例)最好较大,而且,尽量邻近器件形成区域形成BMD(靠近吸杂)。其理由在于,为了吸杂金属等污染元素,在热处理中,需将污染元素扩散至作为吸杂位置(getter site)的BMD的位置,但伴随着近年来的器件制造工序的低温化、短时间化,污染元素的扩散距离趋于变短。
另一方面,若BMD尺寸过大,则BMD本身成为位错产生源,在器件制作工序的热处理中晶片变形,从而还产生在光刻工序中因器件图案的对准精度降低而导致成品率降低的不良影响,因此,需将尺寸抑制在规定大小以下。这样,BMD的密度及尺寸需控制在某一定的范围。这在存储器件也相同。
在固体摄像元件所使用的单晶硅晶片中,能够适用本征吸杂法(Intrinsic Gettering:以下称为“IG法”),该方法是在外延生长等之前实施氧析出热处理,并在体(bulk)内形成BMD。但是,IG法由于需要高温、长时间的热处理,因此在成本方面不利,且存在容易在热处理中产生金属污染或者因热处理而产生滑移(slip)的危险。因此,近年来多采用一种晶片,该晶片是在利用CZ法培养单晶硅的阶段掺杂有碳(C)的结晶切割出来的晶片上形成外延层而成的晶片。该晶片虽然在出库阶段并未形成BMD,但由于晶片中存在碳,因此存在以下特征:在400~800℃这样较低的温度下也容易析出氧,且在固体摄像元件制作工序的热处理中也容易形成BMD。
另一方面,在为存储器件的情况下,广泛采用从完全结晶切割而制作的单晶硅晶片。而且,作为元件分离,采用称为浅沟槽隔离(Shallow Trench Isolation,STI)的结构,该结构是在形成极浅沟之后,以氧化膜掩埋沟内部。但是,存在以下问题:在利用退火来焙烧掩埋在内部的氧化膜的工序中,氧化膜的体积发生变化,而在STI周边产生较大的应力,其结果,导致容易从STI的角落部分产生位错。为了缓解该应力或阻止(pinning)位错,在靠近STI底部的位置,高密度且陡峭的量变曲线(profile)的BMD较为有效(专利文献3)。
现有技术文献
专利文献
专利文献1:日本特开2002-353225号公报
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于信越半导体株式会社,未经信越半导体株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201280066709.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种新型两位姿锁定机构
- 下一篇:电解液循环式锌空气电池电解液添加剂
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造