[发明专利]具有层叠块和公共字线的闪速NAND存储装置

权利要求书

1.一种半导体装置，包括：

耦合在第一端子和第二端子之间、并且包括多个串联耦合的存储单元的第一单元块；

耦合在第三端子和第四端子之间、并且包括多个串联耦合的存储单元的第二单元块；

被耦合到第一存储单元和第二存储单元的第一字线，第一存储单元是第一单元块中从第一端子开始的第n个存储单元，第二存储单元是第二单元块中从第三端子开始的第n个存储单元，

被耦合到第二端子和第四端子的逻辑电路；和

控制电路，其被配置为控制施加给第一字线的电压，以使第一单元块和第二单元块输出基于存储在第一存储单元和第二存储单元中的数据的输出电压给逻辑电路。

2.根据权利要求1的装置，其中第一存储单元和第二存储单元存储彼此互补的数据。

3.根据权利要求1的装置，进一步包括被耦合到第三存储单元和第四存储单元的第二字线，第三存储单元是第一单元块中从第一端子开始的第m个存储单元，第四存储单元是第二单元块中从第三端子开始的第m个存储单元，

其中控制电路控制施加到第一字线和第二字线的电压，以使第一单元块和第二单元块以分时方式，输出基于存储在第一存储单元和第二存储单元中的数据的输出电压、和基于存储在第三存储单元和第四存储单元中的数据的输出电压给逻辑电路。

4.根据权利要求1的装置，其中第一端子被耦合到第一位线，并且第三端子被耦合到第二位线。

5.根据权利要求4的装置，其中当数据被写入到第一存储单元和第二存储单元时，

控制电路施加第一电压给第一位线，施加第二电压给第二位线，施加通过电压给被耦合到第一单元块中除了第一存储单元之外的存储单元和第二单元块中除了第二存储单元之外的存储单元的字线，并且施加编程电压给第一字线。

6.根据权利要求4的装置，其中控制电路施加第一电压给第一位线，施加第二电压给第二位线，施加读电压给第一单元块中除了第一存储单元之外的存储单元和第二单元块中除了第二存储单元之外的存储单元，并且施加0V给第一字线，以使第一单元块和第二单元块输出基于存储在第一存储单元和第二存储单元中的数据的输出电压给逻辑电路。

7.根据权利要求1的装置，其中逻辑电路包括晶体管，该晶体管包括栅极，并且

第二端子和第四端子被耦合到该晶体管的栅极。

8.根据权利要求1的装置，其中逻辑电路包括锁存电路，该锁存电路包括第一端和第二端，并且

第二端子被耦合到第一端，以及第四端子被耦合到该锁存电路的第二端。

9.根据权利要求1的装置，其中逻辑电路包括锁存电路和复位电路，该锁存电路包括第一端和第二端，并且

第二端子被耦合到该锁存电路的第一端，以及复位电路被耦合到该锁存电路的第二端。

10.根据权利要求1的装置，其中逻辑电路是可配置的电路，并且

存储在第一存储单元和第二存储单元中的数据是该逻辑电路的上下文信息。

11.根据权利要求1的装置，其中该装置是现场可编程门阵列(FPGA)。

12.根据权利要求1的装置，其中存储单元被层叠在半导体衬底的上方。

13.一种半导体装置，包括：

存储逻辑电路的上下文信息的存储器；和

基于存储在存储器中的上下文信息的可配置的逻辑电路，

其中该存储器包括：

耦合在第一端子和第二端子之间、并包括多个串联耦合的存储单元的第一单元块；

耦合在第三端子和第四端子之间、并包括多个串联耦合的存储单元的第二单元块，第一单元块和第二单元块中的存储单元存储上下文信息，逻辑电路被耦合到第二端子和第四端子；

被耦合到第一存储单元和第二存储单元的第一字线，第一存储单元是第一单元块中从第一端子开始的第n个存储单元，第二存储单元是第二单元块中从第三端子开始的第n个存储单元；和

控制电路，其被配置为控制施加给第一字线的电压，以使存储器输出基于存储在第一存储单元和第二存储单元中的数据的输出电压给逻辑电路。

14.根据权利要求13的装置，其中第一存储单元和第二存储单元存储彼此互补的数据。

15.根据权利要求13的装置，其中存储器进一步包括被耦合到第三存储单元和第四存储单元的第二字线，第三存储单元是第一单元块中从第一端子开始的第m个存储单元，第四存储单元是第二单元块中从第三端子开始的第m个存储单元，和

其中控制电路控制施加给第一字线和第二字线的电压，以使存储器以分时方式输出基于存储在第一存储单元和第二存储单元中的数据的输出电压和基于存储在第三存储单元和第四存储单元中的数据的输出电压给逻辑电路。