[发明专利]具有层叠块和公共字线的闪速NAND存储装置

说明书

相关申请的交叉引用

本申请基于2012年1月26日提交的编号为2012-014015的日本专利申请并要求该申请的优先权益；该申请的全部内容通过引用的方式并入于此。

技术领域

本文所描述的实施例通常涉及到一种半导体装置。

背景技术

现场可编程门阵列(FPGA)被用于各种不同的设备，并且广泛流行。

发明内容

一般而言，根据一个实施例，一种半导体包括：第一单元块；第二单元块；第一字线；逻辑电路；以及控制电路。第一单元块被耦合在第一端子和第二端子之间，并且包括多个串联耦合的存储单元。第二单元块被耦合在第三端子和第四端子之间，并且包括多个串联耦合的存储单元。第一字线被耦合到第一存储单元和第二存储单元。第一存储单元是在第一单元块中从第一端子开始的第n个存储单元。第二存储单元是在第二单元块中从第三端子开始的第n个存储单元。逻辑电路被耦合到第二端子和第四端子。控制电路被配置为控制施加给第一字线的电压，以输出基于存储在第一存储单元和第二存储单元中的数据的输出电压给该逻辑电路。

附图说明

图1是根据第一实施例的半导体装置的框图；

图2是根据第一实施例的存储模块和逻辑电路模块的电路图；

图3和图4是根据第一实施例的用于半导体装置的各种不同信号的时序图；

图5是根据第二实施例的存储模块和逻辑电路模块的电路图；

图6是根据第二实施例的用于半导体装置的各种不同信号的时序图；

图7是根据第三实施例的存储模块和逻辑电路模块的电路图；

图8是根据第三实施例的用于半导体装置的各种不同信号的时序图；

图9是根据第四实施例的存储模块的透视视图；

图10是根据第四实施例的存储模块的剖视图；和

图11是根据第五实施例的存储模块和逻辑电路模块的电路图。

具体实施方式

[第一实施例]

根据第一实施例的一种半导体装置将被描述。

1.半导体装置的结构

1.1半导体装置的整体结构

首先，根据本实施例的半导体装置的结构将被描述。图1是根据本实施例的FPGA的框图。

如图1所示，FPGA1包括多个块2、上下文(context)控制电路3、以及位线控制电路4。

块2中的每一个都包括存储模块5和逻辑电路模块6。存储模块5保持逻辑电路上的逻辑电路信息(配置信息或上下文信息)，该信息应该在逻辑电路模块6中被实现。逻辑电路模块6包括各种不同的逻辑电路。更具体地，逻辑电路模块6包括查找表和/或多个开关。一些块2中的逻辑电路模块6包括查找表，而其它的块2中的逻辑电路模块6包括开关。查找表和开关根据上下文信息实现功能。对输入信号IN做出响应，逻辑电路模块6执行预定的计算，以输出输出信号OUT。

上下文控制电路3接收外部上下文ID。该上下文控制电路3解码上下文ID，并依照解码的结果选择上下文信息。这样，所选择的上下文信息从存储模块5被提供给逻辑电路模块6。而且，上下文控制电路3通过施加适当的电压，把该上下文信息写入到存储模块5。

位线控制电路4供应所要求的电压给存储模块5。例如，当把上下文信息写入到存储模块5时，该位线控制电路4从外部接收电路信息，并施加相应的电压给存储模块5。

1.2块2的结构

块2的结构参考图2将被详细描述。图2是块2的电路图。