[发明专利]控制装置以及控制装置的控制方法无效
申请号: | 201280070602.3 | 申请日: | 2012-02-28 |
公开(公告)号: | CN104137063A | 公开(公告)日: | 2014-11-05 |
发明(设计)人: | 岩田吉弘;石桥直义;田中道春 | 申请(专利权)人: | 株式会社安川电机 |
主分类号: | G06F9/38 | 分类号: | G06F9/38;G06F11/00;G06F15/80;H03K19/173 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 李辉;于英慧 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 控制 装置 以及 方法 | ||
技术领域
本发明涉及控制装置以及控制装置的设定方法,特别涉及具有信号处理模块的控制装置以及控制装置的控制方法,该信号处理模块包含现场可编程门阵列。
背景技术
以往,公知具有信号处理模块的控制装置,该信号处理模块包含现场可编程门阵列。这样的控制装置例如在日本特开2000-105759号公报中被公开。
在上述日本特开2000-105759号公报中公开了具有如下部件的集成电路:FPGA(现场可编程门阵列);以及非易失性的PROM(可编程只读存储器),其存储有用于将FPGA编程为CPU内核(运算处理部)的逻辑数据(配置信息)。这样的集成电路被用于控制装置的信号处理模块等。另外,通常将把FPGA编程为具有期望功能的电路的过程称作配置。
现有技术文献
专利文献
专利文献1:日本特开2000-105759号公报
发明内容
发明所要解决的课题
但是,在上述日本特开2000-105759号公报所公开的集成电路中,认为为了使配置后的FPGA(现场可编程门阵列)作为CPU内核(运算处理部)进行工作,需要与存储在FPGA的配置中使用的逻辑数据(配置信息)的非易失性PROM独立地设置用于存储包含CPU内核的工作程序等的各种数据的存储器。因此,存在装置(使用了集成电路的信号处理模块)大型化的问题。
本发明正是为了解决上述那样的问题而完成的,本发明的1个目的在于提供一种能够实现装置的小型化的控制装置以及控制装置的控制方法。
用于解决课题的手段
第1方面的控制装置具有信号处理模块,该信号处理模块包含现场可编程门阵列、和存储现场可编程门阵列的配置信息的易失性存储器,现场可编程门阵列构成为在配置后也能够对易失性存储器进行访问。
在第1方面的控制装置中,如上所述,在控制装置的信号处理模块中设置存储现场可编程门阵列的配置信息的易失性存储器,将现场可编程门阵列构成为在配置后也能够对易失性存储器进行访问。由此,还能够将存储现场可编程门阵列的配置信息的易失性存储器用作用于存储在配置后的现场可编程门阵列工作时使用的各种数据的存储器。其结果,不需要与存储现场可编程门阵列的配置信息的存储器独立地设置用于存储在配置后的现场可编程门阵列工作时使用的各种数据的存储器,因此能够相应地实现装置的小型化。
第2方面的控制装置的控制方法是具有控制模块、和信号处理模块的控制装置的控制方法,所述信号处理模块包含现场可编程门阵列和易失性存储器,在所述控制装置的控制方法中,具有以下步骤:从控制模块取得现场可编程门阵列的配置信息并存储到易失性存储器中;通过根据易失性存储器所存储的配置信息进行配置,使现场可编程门阵列作为信号处理模块的运算处理部执行功能;以及使得能够从运算处理部对易失性存储器进行访问,通过运算处理部进行运算处理。
在第2方面的控制装置的控制方法中,如上所述,具有以下步骤:通过根据信号处理模块的易失性存储器所存储的配置信息进行配置,使现场可编程门阵列作为信号处理模块的运算处理部执行功能;以及使得能够从运算处理部对易失性存储器进行访问,通过运算处理部进行运算处理。由此,还能够将存储现场可编程门阵列的配置信息的易失性存储器用作用于存储在配置后的现场可编程门阵列作为运算处理部进行工作时使用的各种数据的存储器。其结果,不需要与存储现场可编程门阵列的配置信息的存储器独立地设置用于存储在配置后的现场可编程门阵列作为运算处理部进行工作时使用的各种数据的存储器,因此能够提供可相应地实现装置的小型化的控制装置的控制方法。
发明的效果
根据上述控制装置以及控制装置的控制方法,能够实现装置的小型化。
附图说明
图1是示出第1实施方式的PLC(可编程逻辑控制器)的整体结构的框图。
图2是示出第1实施方式的PLC的CPU模块和信号处理模块的具体结构的框图。
图3是示出在第1实施方式的PLC的电源接通时进行信号处理模块的FPGA(现场可编程门阵列)的配置时的CPU模块侧的处理流程的流程图。
图4是示出在第1实施方式的PLC的电源接通时进行信号处理模块的FPGA的配置时的信号处理模块(图像处理模块)侧的处理流程的流程图。
图5是示出第2实施方式的PLC的CPU模块和信号处理模块的具体结构的框图。
图6是示出第1实施方式的第1变形例的PLC的CPU模块和信号处理模块的具体结构的框图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社安川电机,未经株式会社安川电机许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201280070602.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:应用切换器
- 下一篇:用于十进制浮点数据逻辑提取的方法和装置