[发明专利]非二进制线性块码的并行编码

权利要求书

1.一种用于将K位消息的L位部分并行编码到具有P个奇偶校验位的N位编码消息中的编码器模块，其包括：

输入端，其经配置以接收所述K位消息的所述L位部分；

输出端，其经配置以输出所述N位编码消息；

L位移位寄存器电路，其中所述L位移位寄存器电路的输入端耦合到所述编码器模块的所述输入端，并且所述L位移位寄存器电路的输出端耦合到所述编码器模块的所述输出端；

依次耦合的P/L个奇偶校验移位寄存器，其中所述P/L个奇偶校验移位寄存器中的最后一个奇偶校验移位寄存器的输入端耦合到所述编码器模块的所述输入端，并且所述最后一个奇偶校验移位寄存器的输出端耦合到所述编码器模块的所述输出端，所述P/L个奇偶校验移位寄存器的每一个包括用以储存L个奇偶校验位的L个储存位置；以及

反馈电路，所述反馈电路包括P/L个奇偶校验生成模块，其中所述P/L个奇偶校验生成模块中的每一个通过开关耦合到所述最后一个奇偶校验移位寄存器的所述输出端，并且也耦合到所述P/L个奇偶校验移位寄存器中的对应一者的输入端，其中所述P/L个奇偶校验生成模块中的每一个经配置以利用P x L奇偶校验矩阵生成L个奇偶校验位，所述L个奇偶校验位将在所述开关是闭合时储存在所述P/L个奇偶校验移位寄存器中的对应一者中，

其中L，K，N及P为正整数，L大于1，且P为L的倍数。

2.根据权利要求1所述的编码器模块，

其中在(K/L)个时钟循环中的每一个期间：

所述反馈电路的所述开关是闭合的；

所述编码器模块将在其输入端处接收到的所述K位消息的所述L位部分中的一者转发到所述L位输入端移位寄存器和所述最后一个奇偶校验移位寄存器的所述输入端；

所述最后一个奇偶校验移位寄存器将其储存的奇偶校验位转发到所述反馈电路的所述P/L个奇偶校验生成模块中的每一个奇偶校验生成模块，所述每一个奇偶校验生成模块生成将储存在所述P/L个奇偶校验移位寄存器中的所述对应一者的所述L个奇偶校验位；

所述P/L个奇偶校验移位寄存器中的每一个，而不是所述最后一个奇偶校验移位寄存器，将其储存的奇偶校验位转发到所述P/L个奇偶校验移位寄存器中的随后一者；以及

所述L位输入端移位寄存器将其储存的数据转发到所述编码器模块的所述输出端，所述数据包括所述K位消息的所述L位部分中的一者；

其中在第(K/L)+1个时钟循环期间：

所述L位输入端移位寄存器将其储存的数据转发到所述编码器模块的所述输出端，所述数据包括所述K位消息的所述L位部分中的一者；以及

所述编码器模块将在其输入端处接收到的零输入转发到所述L位输入端移位寄存器和所述最后一个奇偶校验移位寄存器的所述输入端，由此打开所述反馈电路的所述开关；

其中在所述(K/L)+2到(N/L)+1个时钟循环中的每一个期间：

所述最后一个奇偶校验移位寄存器将其储存的奇偶校验位转发到所述编码器模块的所述输出端；以及

所述P/L个奇偶校验移位寄存器中的每一个，而不是所述最后一个奇偶校验移位寄存器，将其储存的奇偶校验位转发到所述P/L个奇偶校验移位寄存器中的随后一者。

3.根据权利要求2所述的编码器模块，其中所述最后一个奇偶校验移位寄存器的所述输出端和所述L位输入端移位寄存器的输出端通过多路复用器耦合到所述编码器模块的所述输出端。

4.根据权利要求2所述的编码器模块，其中在所述(K/L)个时钟循环中的每一个时钟循环期间转发到所述最后一个奇偶校验移位寄存器的所述输入端的所述L位部分是与在所述每一个时钟循环时储存在所述最后一个奇偶校验移位寄存器中的所述奇偶校验位组合。

5.根据权利要求2所述的编码器模块，其中在所述(K/L)个时钟循环中的每一个时钟循环期间通过所述P/L个奇偶校验生成模块中的每一个生成的所述L位奇偶校验位是与在所述每一个时钟循环时储存在对应的奇偶校验移位寄存器中的所述奇偶校验位组合。

6.根据权利要求2所述的编码器模块，其中在所述第(K/L)+1个时钟循环时储存在所述P/L个奇偶校验移位寄存器中的每一个中的所述奇偶校验位是最终的奇偶校验位值。