[发明专利]非二进制线性块码的并行编码

说明书

一种编码器模块(400)包含依次耦合的P/L个奇偶校验移位寄存器(403、403'、403″)，其中所述奇偶校验移位寄存器(403、403'、403″)的第一奇偶校验移位寄存器(403')的输入端耦合到所述编码器模块(400)的输入端(D_in)，所述奇偶校验移位寄存器(403、403'、403″)的最后一个奇偶校验移位寄存器(403″)的输出端耦合到所述编码器模块(400)的输出端(D_out)，所述奇偶校验移位寄存器(403、403'、403″)中的每一个经配置以储存L个奇偶校验位。所述编码器模块(403)还包含反馈电路(405)，所述反馈电路包括P/L个奇偶校验生成模块(407)，其中所述奇偶校验生成模块(407)中的每一个通过开关(S1、S2、S3、S4)耦合到奇偶校验移位寄存器(403、403'、403″)中的对应一者的输出端并且还耦合到所述第一奇偶校验移位寄存器(403')的输入端，其中所述奇偶校验生成模块(407)中的每一个经配置以生成L个奇偶校验位，用于在其对应的开关(S1、S2、S3、S4)是闭合时传输到所述第一奇偶校验移位寄存器(403')的输入端。

受版权保护的材料的保留权利

此专利文献的本发明的一部分包含受版权保护的材料。版权所有者不反对任何人传真复制所述专利文献或专利公开内容在专利与商标局的专利文件或记录中出现的内容，但其它方面保留全部版权，无论什么权利。

技术领域

本申请案大体上涉及非二进制线性块码的编码，并且具体来说涉及用于实施用于非二进制线性块码的并行编码的系统和方法。

背景技术

线性转发误差校正(FEC)代码在必须保护数据完整性和正确性的通信和大容量存储系统中具有广泛应用。线性块FEC采用数据位的块并且通过添加多个冗余位来保护所述数据块。通常，编码器计算这些冗余位，而解码器使用所述冗余位来确定接收到的数据块的正确性，并且其中可能的是使用冗余位来校正数据的错误块。

线性块代码由标号(n,k)指示，其中k消息位通过编码器模块编码到n个编码位中。因此，n-k个冗余位通过编码器添加到k个消息位(例如，数据块)中。n-k个冗余位也称为奇偶校验位。其中实施系统代码，n个编码位简单地是k个消息位(例如，数据块)，随后是n-k个奇偶校验位。

奇偶校验位是基于在伽罗瓦域(Galois Field，GF)上定义的生成多项式g(x)计算的。对于二进制线性块码，所述生成多项式g(x)是定义在二阶(GF(2))伽罗瓦域上的。对于非二进制线性块码，生成多顶式g(x)定义在q^m阶(GF(q^m))伽罗瓦域上，其中q是质数。里德·所罗门(Reed Solomon，RS)编码器属于非二进制线性块码的类别中。

对于10Gbps的编码器，可以实现的最大线速率是11.09千兆位、秒。使用串行输入，其中单个输入被处理一次，实现此类线速率将需要定时以在(11.09、m)＝1.109GHz下运算。由于计算奇偶校验位中所涉及的复杂逻辑，保持此类高线速率同时使用串行输入是非常难以实现的。

发明内容

根据一些实施例，用于将K位消息的L位部分并行编码到具有P个奇偶校验位的N位编码消息中的编码器模块包含：输入端，其经配置以接收K位消息的L位部分；以及输出端，其经配置以输出所述N位编码消息，其中所述编码器模块的输入端耦合到所述输出端上。所述编码器模块还包含依次耦合的P/L个奇偶校验移位寄存器，其中奇偶校验移位寄存器的第一奇偶校验移位寄存器的输入端耦合到编码器模块的输入端，奇偶校验移位寄存器的最后一个奇偶校验移位寄存器的输出端耦合到编码器模块的输出端，并且奇偶校验移位寄存器中的每一个经配置以储存L个奇偶校验位。所述编码器模块还包含反馈电路，所述反馈电路包括P/L个奇偶校验生成模块，其中奇偶校验生成模块中的每一个通过开关耦合到奇偶校验移位寄存器中的对应一者的输出端并且还耦合到第一奇偶校验移位寄存器的输入端，其中奇偶校验生成模块中的每一个经配置以生成L个奇偶校验位，用于在其对应的开关是闭合时传输到第一奇偶校验移位寄存器的输入端。